《多功能电子钟设计论文》.docx

EDA(二)实验报告多功能数字钟目录目录1摘要2一、设计要求3二、方案论证3三、各模块设计原理43.1 分频设计43.2 计数器设计73.3 译码显示电路设计10四、附加功能134.1 12/24小时切换13五、调试仿真和下载13六、总结14七、参考文献15摘要本实验通过使用QuartusⅡ软件，并结合数字逻辑电路的知识设计多功能数字钟，可以实现正常的时、分、秒的计数功能，分别由六个数码管显示计时，可以利用开关实现系统的计时保持、清零和校分、校时的功能。在利用QuartusⅡ进行相应的设计、仿真、调试后下载到SmartSOPC 实验系统上验证设计的正确性。关键词QuartusII，数字钟，分频，计时显示，保持清零，校分校时报时AbstractThis experiment is based on QuartusⅡ ，with the help of knowledge regarding the digital logic circuits and system design, to design a multifunctional digital clock. The basic function of the multifunctional digital clock is a 24-hour timer, and the exact time can be showed by six led lights. Also we can achieve the functions like time keeping, clearing and time adjusting by using the switches. All the designing and simulating work are based on QuartusⅡ. After all the work finished on computer, I downloaded the final circuit to SmartSOPC experiment system to test the accuracy of the design.Key words:QuartusⅡ, digital clock ，reckon by time and display，time keeping and clearing, time adjusting, chiming一、设计要求1、要求简介：设计一个数字计时器，可以完成00:00:00到23:59:59的计时功能，并在控制电路的作用下具有保持、清零、快速校时、快速校分、整点报时等功能。2、设计基本要求：1）能进行正常的时、分、秒计时功能；2）分别由六个数码管显示时分秒的计时；3）K1是系统的使能开关（K1=0正常工作，K1=1时钟保持不变）；4）K2是系统的清零开关（K2=0正常工作，K2=1时钟分、秒全清零）；5）K3是系统的校分开关（K3=0正常工作，K3=1时可以快速校分）；6）K4是系统的校时开关（K4=0正常工作，K4=1时可以快速校时）；7）使时钟具有整点报时功能（当时钟计到59’53”时开始报时，在59’53”，59’55”，59’57”时报时频率为500Hz，59’59”时报时频率为1KHz）。3、提高部分 12/24小时切换功能：K5是系统的切换开关； 4、仿真与验证：用QuartusII软件对设计电路进行功能仿真，并下载到SmartSOPC实验箱上对其功能进行验证。方案论证 1、多功能数字时钟功能结构多功能数字计时器是由脉冲发生电路、计时电路、译码显示电路、报时电路、控制电路等几部分组成的，控制电路按要求可由校分校时电路、清零电路和保持电路组成。数字计时器的基本功能是计时，首先需要振荡时间的脉冲信号。实验可用的振荡频率为48MHZ，通过分频可获得所需频率（1Hz，2Hz，500Hz，1KHz）。计时电路与动态显示电路相连，将时间显示在六段数码管上，并且驱动蜂鸣器整点报时；校时校分电路对时、分、星期提供快速校时；清零电路作用时，系统的分秒时同时归零；保持电路作用时，系统停止计时并保持时间不变。2、多功能数字时钟总电路图根据模块间关系连接可以得到多功能数字时钟 根据模块间关系连接可以得到多功能数字时钟的总电路图如下：三、各模块设计原理1、分频设计脉冲发生电路是为计时器提供计时脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。EDA实验系统的输入时钟为48MHz，那么要产生1Hz的脉冲信号，则要对输入时钟48MHz进行分频，最终分得1KHz、500Hz、2Hz、1Hz。分频电路verilog语言如下：module fenpin(chushi,div_1KHz,div_500Hz,div_2