SOC中的IP复用技术.doc

SOC中的IP复用技术 孟庆安 电子科学与技术系 0809 U2817551 IP核是指用于产品应用专用集成电路（ASIC）或者可编辑逻辑器件（FPGA）的逻辑块或数据块。将一些在数字电路中常用但比较复杂的功能块，如FIR滤波器，SDRAM控制器，PCI接口等等设计成可修改参数的模块，让其他用户可以直接调用这些模块，避免重复劳动，这样就大大减轻了工程师的负担。随着CPLD/FPGA的规模越来越大，设计越来越复杂，使用IP核是一个发展趋势　IP核的知识产权核心分为三大种类：硬核，核和软核。, 用硬件描述语言HDL 或C 语言写成, 是对设计的算法级或功能级描述, 包括逻辑描述、网表和用于功能仿真的行为模拟以及用于测试的文档, 软核需要综合、进行布局布线等。它的特点是灵活性大、可移植性好, 用户能方便地把RTL 和门级HDL 表达的软核 修改为应用所需要的设计, 综合到选定的加工工艺上。但与硬核 相比, 可预测性差,设计时间长。 硬核的电路布局及其与特定工艺相联系的物理版图是固定的, 包括全部的晶体管和互连掩膜信息, 完成了全部的前端和后端设计并已被投片验证正确, 特点是提供可预测的性能和快速的设计, 可以被其他设计作为特定的功能模块直接调用，硬核 给用户提供的是封装好的行为模型，用户只能从外部测试硬件的特性，无法得到真正的电路设计 固核在软核基础上开发, 是介于硬IP 和软IP 之间的IP, 是一种可综合的、并带时序信息以及布局布线规划的设计, 以RTL 代码和对应具体工艺网表的混合形式提供。固核可以根据用户的需要进行修改, 使他适合于某种可实现的工艺过程。允许用户重新确定关键的性能参数。软核与硬核相比具有最大的灵活性，用户能把RTL 和门级HDL 表达的软核修改为自己所需要的设计，综合到选定的厂商工艺上通过布局布线实现具体电路。硬核的功能最容易测定, 具有工艺相关性,灵活性最小，知识产权的保护比较简单， 但是使用不灵活。软核的实用性最低, 软核的质量以及硬件实现效率较难评估。固核具有一定的工艺独立性, 由于在设 计中考虑了时序等关键问题, 因此能保证设计源码的可综合性和物理实现效率。从完成IP模块设计所花费的代价来看，硬核代价最高；从使用的灵活性来看，软核的可重复使用性能最高。提供固核的厂家很少。 随着集成电路深亚微米设计技术、制造技术的迅速发展，SoC技术已成为21世纪集成电路设计的主流，成为当今超大规模集成电路的发展趋势，为全球半导体产业的发展带来了前所未有的广阔市场和发展机遇。SoC以其高速、高集成度和低功耗的显著特点不仅大大降低了整机的体积、成本，而且促进了整机系统更新换代的速度。 基于IP复用技术的SoC 设计会提高SoC 的效率和可靠性, 可以有效提高设计能力,节省设计人员, 缩短产品上市的周期, 能够充分利用现有的资源, 降低产品的成本,给SoC带来了很大的灵活性, 使芯片的设计从以硬件为中心转向以软件为中心, 芯片设计不再是门级的设计, 而是在IP核 和接口的设计以及IP 核的复用设计IP核复用技术大大降低了SoC模块设计的难度。IP核作为SoC的重要支撑部分，其质量的好坏、数量的多少、系统整合的难易、保护是否得力以及成本等因素越来越成为影响SoC发展的重要因素。在国外，IP核专营公司日见增多。目前自主开发和经营IP核的公司有ARM、MIPS?Technologies、Rambus及Virage?Log等。以ARM公司为例，从1985年设计开发出第一块RISC处理器IP核模块，到1990年首次将其IP核专利权转让给Apple公司，到目前全球共有诸如IBM、TI、Philips、NEC、Sony等几十家公司采用其IP核开发自己的产品。 Z(A] dmY A\(K#_0中国微电子网-集成电路设计,集成电路工艺,集成电路版图,半导体技术,半导体器件,芯片封装与测试n:o_2q9?X} XG8f赛迪顾问数据显示，IP核作为在集成电路产业中增长最快的一部分，1998年IP核的销售额为3.6亿美元，1999年全球IP核市场规模为4.2亿美元，2000年这一数字为6.2亿美元，到了2004年销售总额急增到29.4亿美元，到2007年IP核的销售额将达40亿美元以上。中国微电子网-集成电路设计,集成电路工艺,集成电路版图,半导体技术,半导体器件,芯片封装与测试 E3Q7H$A*N!O/E.p中国微电子网-集成电路设计,集成电路工艺,集成电路版图,半导体技术,半导体器件,芯片封装与测试[ a#bZsL$G0g2x{中国微电子网-集成电路设计,集成电路工艺,集成电路版图,半导体技术,半导体器件,芯片封装与测试8w$e2N|J.I$V中国对SoC/IP产业非常重视，信息产业部于2002年批准成立了“信