基于Cadence的电路版图绘制及验证.ppt

中国科学技术大学软件学院中国科学技术大学软件学院Exp#3基于Cadence的电路版图绘制及验证中国科学技术大学软件学院中国科学技术大学软件学院Contents版图设计流程与工艺1CMOS反相器版图设计2CMOS反相器后端仿真验证3中国科学技术大学软件学院芯片设计流程电路设计前端仿真版图设计后端仿真其它版图设计中国科学技术大学软件学院完成集成电路加工所需的各个掩模版上的图形设计规则：设计者和工艺工程师之间的接口基于Cadence的版图设计中国科学技术大学软件学院工具：VirtuosoLayoutEditor设计规则检查DRC版图原理图一致性检查LVS从版图中提取电路网表，然后将这个网表同电路原理图进行比较版图寄生参数提取LPE提取出包含寄生参数的spice网表，用于带有寄生参数的后仿真CSMC双硅三铝混合信号工艺中国科学技术大学软件学院TB：tub，n阱，作为pmos器件衬底TO：ThinOxide，有源区，作为mos的源漏区GT：gate，多晶硅1，作为mos栅极SP：P＋注入区SN：N＋注入区W1：接触孔，金属1到多晶硅和有源区的接触孔A1：铝1，第一层金属W2：通孔1，金属1和金属2的接触孔A2：铝2，第二层金属W3：通孔2，金属2和金属3的接触孔CP：bondpad，pad开孔IM：第二层多晶硅电阻阻挡层PC：polyCap，用作多晶硅电容上极板和多晶硅电阻的第二层多晶硅PT：ptub，p阱，作为nmos器件衬底CSMC05MS工艺库文件中国科学技术大学软件学院CMOS反相器版图设计与验证中国科学技术大学软件学院版图绘制中国科学技术大学软件学院设计规则验证DRC中国科学技术大学软件学院指定输入输出文件中国科学技术大学软件学院查看DRC结果并调整Layout中国科学技术大学软件学院一致性验证LVS中国科学技术大学软件学院DRCProject下创建DRC、LVS、PEX用于版图设计不同环节，文件归类存储一致性比对文件指定中国科学技术大学软件学院等待并查看LVS验证结果中国科学技术大学软件学院Net描述参数提取PEX中国科学技术大学软件学院指定输出文件格式中国科学技术大学软件学院Map与输出布局设定中国科学技术大学软件学院指定提取参数与原理图中模型映射关系中国科学技术大学软件学院中国科学技术大学软件学院中国科学技术大学软件学院*