EDA技术P10宏模块和IP使用方法新.ppt

宏模块与IP使用方法 10.1 宏功能模块概述 10.1 宏功能模块概述 10.1 宏功能模块概述 10.1 宏功能模块概述 10.2 宏模块应用实例 10.2 宏模块应用实例 10.2 宏模块应用实例 10.2 宏模块应用实例 10.2 宏模块应用实例 10.2 宏模块应用实例 10.2 宏模块应用实例 10.2 宏模块应用实例 10.2 宏模块应用实例 10.2 宏模块应用实例 10.3 在线系统存储器数据读写编辑器应用 10.3 在线系统存储器数据读写编辑器应用 10.3 在线系统存储器数据读写编辑器应用 10.3 在线系统存储器数据读写编辑器应用 10.3 在线系统存储器数据读写编辑器应用 10.4 编辑SignalTapII的触发信号 10.4 编辑SignalTapII的触发信号 10.4 编辑SignalTapII的触发信号 10.5 LPM嵌入式锁相环调用 10.5 LPM嵌入式锁相环调用 10.5 LPM嵌入式锁相环调用 10.5 LPM嵌入式锁相环调用 10.6 8051单片机IP核应用 10.6 8051单片机IP核应用 10.6 8051单片机IP核应用 10.6 8051单片机IP核应用 10.6 8051单片机IP核应用 10.9 8051单片机IP核应用 图 选择控制信号 10.5.1 建立嵌入式锁相环元件 图 选择e0的输出频率为210MHz 10.5.1 建立嵌入式锁相环元件 图 PLL元件的仿真波形 10.5.2 测试锁相环 10.5.2 测试锁相环 单频率输出的应用PLL的示例： …; ENTITY DDS_VHDL IS PORT ( CLKK : IN STD_LOGIC; --此时钟进入锁相环 FWORD : IN STD_LOGIC_VECTOR(7 DOWNTO 0); …; ARCHITECTURE one OF DDS_VHDL IS COMPONENT PLLU --调入PLL声明 PORT ( inclk0 : IN STD_LOGIC := 0; c0 : OUT STD_LOGIC ); END COMPONENT; COMPONENT REG32B …; BEGIN …; u6 : SIN_ROM PORT MAP( address=D32B(31 DOWNTO 22), q=POUT, inclock=CLK ); u7 : PLL20 PORT MAP( inclk0= CLKK,c0=CLK); --例化 END; 图 基本8051CPU核应用电路示例 图7-50 单片机I/O口设置成双向口的电路 图7-51 设置FPGA的总线口输出为上拉 图 LPM_ROM初始化文件路径 图 TEST1.asm汇编程序 图 下载汇编程序HEX代码 * * 任课教师：于国庆 电话电子邮箱：HBKDEDA@163.com 密码：123456 办公地点：C205 EDA技术 VHDL语言扩展2 算术组件 累加器、加法器、乘法器和LPM算术函数 门电路 多路复用器和LPM门函数 I/O组件 时钟数据恢复(CDR)、锁相环(PLL)、双数据速率(DDR)、千兆位收发器块(GXB)、LVDS接收器和发送器、PLL重新配置和远程更新宏功能模块 存储器编译器 FIFO Partitioner、RAM和ROM宏功能模块 存储组件 存储器、移位寄存器宏模块和LPM存储器函数 10.1.1 知识产权核的应用 AMPP程序 MegaCore函数 OpenCore评估功能 OpenCore Plus硬件评估功能 10.1.2 使用MegaWizard Plug-In Manager 输出文件.bsf ： Block Editor中使用的宏功能模块的符号（元件）。 ? 输出文件.cmp ： 组件申明文件。 ? 输出文件.inc ： 宏功能模块包装文件中模块的AHDL包含文件。 ? 输出文件.tdf ： 要在AHDL设计中实例化的宏功能模块包装文件。 ? 输出文件.vhd ： 要在VHDL设计中实例化的宏功能模块包装文件。 ? 输出文件.v ： 要在Veri