广工数字逻辑实验报告(期末综合实验).pdf

广工数字逻辑实验报告(期末综合实验)--第1页

___计算机__学院网络工程专业1班____组、学号姓名

协作者______________教师评定_________________

实验题目_________________数字逻辑期末综合实验_________________

一、题目（学号单号的做1、2，双号的做3、4）

1.用HC161设计一个九进制计数器（清零法和置数法，参考《实验指

导书》P53）

2.用HC161设计一个分频器（参考《实验指导书》P52，不用数码显

示）

3.用HC138译码器实现符合电路

4.用数据选择器实现符合电路

二、要求按顺序报告以下内容

1.设计分析过程

2.连线图

3.预分析其运行步骤、输入输出的变化过程（包括控制端）

4.实验通过老师验证的，拍下实验实际连线图，及验证数据；

没通过验证的，分析实验不成功的原因。

5.用Verilog编写的代码模块及测试平台

广工数字逻辑实验报告(期末综合实验)--第1页

广工数字逻辑实验报告(期末综合实验)--第2页

6.第一次仿真结果

实验报告

选做题目：用HC161设计一个九进制计数器(置数法)

1.设计分析过程

九进制计数器的计数容量是9，而计数器74HC161的计数器容量为16。显

然，如使74HC161的计数初值由7（对应的二进制数为0111）开始，即可

将计数容量由16变为9，从而得到九进计数器，相应的状态图如图所示。

/0/0/0/0

01111000100110101011

/1/0

1111/01110/01101/01100

由于需要在每次计数值达到1111后，下一个状态从0111开始，从而应使

DDDD=0111。此时，还需生成置位PE信号，置位信号可通过将进位输

3210

出（TC）取反获得，即PE=TC。

2.连线图

1

广工数字逻辑实验报告(期末综合实验)--第2页

广工数字逻辑实验报告(期末综合实验)--第3页

11MRV16V

CCCC

clk2CPTC15C

13D0Q014Q0

14D1Q113Q1

15D2Q212Q2

06DQ11Q

333

17CEPCET111

8GNDPE9

3.预分析其运行步骤、输入输出的变化过程（包括控制端）

输入变化主