微电子与集成电路设计3详解.ppt

作为一位版图设计者，首先要熟悉工艺条件和器件物理，才能确定晶体管的具体尺寸，铝连线的宽度、间距、各次掩膜套刻精度等。其次要对电路的工作原理有一定的了解，这样才能在版图设计中注意避免某些分布参量和寄生效应对电路产生的影响。同时还要熟悉调试方法，通过对样品性能的测试和显微镜观察，可分析出工艺中的问题。也可通过工艺中的问题发现电路设计和版图设计不合理之处，帮助改版工作的进行。特别是测试中发现某一参数的不合格，这往往与版图设计有关。 * 有源区：包含源、栅、漏 栅极：多晶硅 P+或N+掺杂：在有源区内 NMOS和PMOS至少有一种管子要做在阱内 接触孔：源、栅、漏和金属导线连接处 衬底必须接合适的电位。 1. 阱——做N阱和P阱封闭图形处，窗口注入形成P管和N管的衬底 2. 有源区——做晶体管的区域（G、D、S、B区)，封闭图形处是氮化硅掩蔽层，该处不会长场氧化层 3. 多晶硅——做硅栅和多晶硅连线。封闭图形处，保留多晶硅 4. 有源区注入——P+、N+区（select)。做源漏及阱或衬底连接区的注入 5. 接触孔——多晶硅，注入区和金属线1接触端子。 6. 金属线1——做金属连线，封闭图形处保留铝 7. 通孔——两层金属连线之间连接的端子 8. 金属线2——做金属连线，封闭图形处保留铝 硅栅CMOS 版图和工艺的关系 1. 有源区和场区是互补的，晶体管做在有源区处，金属和多晶连线多做在场区上。 2. 有源区和P+,N+注入区的关系：有源区即无场氧化层，在这区域中可做N型和P型各种晶体管，此区一次形成。 3. 至于以后何处是NMOS晶体管，何处是PMOS晶体管，要由P+注入区和N+注入区那次光刻决定。 4. 有源区的图形（与多晶硅交叠处除外）和P+注入区交集处即形成P+有源区， P+注入区比所交有源区要大些。 须解释的问题： 5. 有源区的图形（与多晶硅交叠处除外）和N+注入区交集处即形成N+有源区， N+注入区比所交有源区要大些。 6. 两层半布线 金属，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。三层布线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。 7. 三层半布线 金属1，金属2 ，多晶硅可做连线，所注入的有源区也是导体，可做短连线（方块电阻大）。四层线之间，多晶硅和注入有源区不能相交布线，因为相交处形成了晶体管，使得注入有源区连线断开。 须解释的问题： 设计规则是电路设计者和工艺工程师之间的协议，是保证正确制造出晶体管和各种连接的一套规则。 制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率。 什么是版图设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。 包括：1）最小宽度；2）最小间距；3）最小包围；4）最小延伸 图解术语： 1）宽度；2）间距；3）包围；4）延伸； 5）重叠 以?为单位，也叫做“规整格式” 把大多数尺寸（覆盖，出头等等）约定为?的倍数。?与工艺线所具有的工艺分辨率有关。 优点：版图设计独立于工艺和实际尺寸 以微米为单位，也叫做“自由格式” 每个尺寸之间没有必然的比例关系， 提高每一尺寸的合理度；简化度不高 。 好处是各尺寸可相对独立地选择，可以把每个尺寸定得更合理，所以电路性能好，芯片尺寸小。 缺点是对于一个设计级别，就要有一整套数字，而不能按比例放大、缩小。 Diff间距：两个扩散区之间的间距不仅取决于工艺上几何图形的分辨率，还取决于所形成的器件的物理参数。如果两个扩散区靠得太近，在工作时可能会连通，产生不希望出现的电流。 poly：取决于工艺上几何图形的分辨率。 Al:铝生长在最不平坦的二氧化硅上， 因此，铝的宽度和间距都要大些，以免短路或断铝。 diff-poly：无关多晶硅与扩散区不能相互重叠，否则将产生寄生电容或寄生晶体管。 孔的大小：2??2? diff、poly的包孔：1? 孔间距：1? 说明：接触孔的作用是将各种类型的半导体与金属引线进行连接，这些半导体材料包括N型硅、P型硅、多晶硅等。 由于工艺的限制，一般不做细长的接触孔，而是分成若干个小的接触孔来实现大面积的接触。 多晶硅与扩散区最小间距：?。 栅出头：2?，否则会出现S、D短路的现象。 扩散区出头：2?，以保证S