电子电路课程设计-数字电子钟计时系统的设计与装配讲述.doc

引 言 数字电子钟是一种用数字电路技术实现时、分、秒计时的装置，并且在此基础上，还能够实现整点报时、定时闹钟等功能。与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长是使用寿命，因此得到了更广泛的使用，数字电子钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。设计过程采用系统设计的方法，先分析人物，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，觉得各个功能子系统中的内部电路，最后进行测试。本课程设计针对数字电子时钟的设计要求，提出了一个个整体设计方案，进行由上而下层次化的设计，先定义和规定各个模块的结果，再对模块内部进行详细设计分析。根据可采用的芯片，设计恰当的模块组合调试，最终在Protues下仿真通过。 目 录 1、设计指标及要求 4 1.1设计指标 4 1.2具体要求 4 2、设计原理 4 2.1整机的系统框图 4 2.2单元电路的设计 5 3、设计内容与步骤 6 4、参考元器件 7 5、各单元电路的设计方案及原理说明? 7 5.1设计方案 7 5.2设计、调试要点 7 6、电路的装配与调试过程 8 6.1电路焊接 8 6.2调试过程 8 6.3数字电子钟电路图 9 6.4调试结果与分析 9 7、设计心得体会 9 8、参考文献及资料 10 1、设计指标及要求 1.1设计指标 （1）显示时、分、秒，采用24小时制。 （2）具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。校时时钟源可以手动输入或借用电路中的时钟。 （3）为了保证计时准确、稳定，建议由晶体振荡器提供标准时间的基准信号。 1.2具体要求 （1）画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化。并以文字对原理作辅助说明。 （2）设计各个功能模块的电路图，加上原理说明。 （3）选择合适的元器件，设计、选择合适的输入信号和输出方式，在确保电路正确性同时，输入信号和输出方式要便于电路的测试和故障排除。在线路板上接线验证、调试各个功能模块的电路。 （4）在验证各个功能模块基础上，对整个电路的元器件和布线，进行合理布局，进行整个数字钟电路的接线调试。 2、设计原理 2.1整机的系统框图 如图a，该系统由振荡器、分频器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。石英晶体振荡器和分频器产生整个系统的时基信号，它直接决定计时系统的精度。“秒计数器”采用六十进制计数器，每累计60秒向“分计数器”进位；“分计数器”采用六十进制计数器，每累计60分向“时计数器”进位；“时计数器”采用二十四进制计数器，按照“24翻1”规律计数。“时、分、秒”计数器的输出经译码器送显示器显示。校时电路用来当计时出现误差时对“时、分、秒”进行校对调整。整点报时电路是根据计时系统的输出状态产生一脉冲信号，然后去触发音频发生器实现报时。 图a 数字电子钟的逻辑框图 2.2单元电路的设计 ①振荡器 振荡器是数字钟的核心。振荡器的稳定度及频率的精确度决定了数字钟计时的准确程度，通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。图b为晶体振荡器电路，假设取晶体的频率为100Hz。 图b 晶体振荡器 图c CD4060的原理图 ②分频器 分频器的功能主要有两个：一是产生标准秒脉冲信号；二是提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等。 ③时分秒计数器的设计 分和秒计数器都是模M=60的计数器，其计数规律为00-01-…-59-00…时计数器是一个“24翻1”的特殊进制计数器，即当数字钟运行到23时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为00时00分00秒，实现日常生活中习惯用的计时规律。 ④译码显示电路 译码显示电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，并用十进制数显示出来。 ⑤校时电路的设计 当数字钟接通电源或者计时出现误差时，需要校正时间（或称校时）。校时是数字钟应具备的基本功能。 校“分”、“时”的原理采用加速校时。“分”校对时利用琴键开关将秒脉冲信号送到分计数器中，使分计数器以秒的节奏快速计数。当分计数器