2．设计举例.pdf-欧阳星明 溪利亚-人民邮电出版社
文本预览下载声明
数字电路逻辑设计（第2版）162由6.25所示次态卡诺图可求出次态函数表达式为12221211212112212yxyyyxyy(xy)yxyyxyyxyyxyyn+=++=++=+=⊕（
显示全部
文档详情
相似文档
-
2．分析举例.pdf-欧阳星明 溪利亚-人民邮电出版社
数字电路逻辑设计（第2版）144图6.7同步时序逻辑电路的分析过程由图6.7可知，分析过程一般分为4个步骤。表格分析法和代数分析法仅在第二步略有不同。分析法的一
-
3．应用举例.pdf-欧阳星明 溪利亚-人民邮电出版社
第4章组合逻辑电路103图4.28并行加法器74283的引脚排列图和逻辑符号3．应用举例二进制并行加法器除实现二进制加法运算外，还可实现代码转换、二进制减法运算
-
4.1.2 分析举例.pdf-欧阳星明 溪利亚-人民邮电出版社
数字电路逻辑设计（第2版）804.1.1分析的一般步骤由于组合逻辑电路是由各种逻辑门组成的，因此熟悉各种逻辑门的功能是电路分析的基础。组合逻辑电路分析一般遵循如下步骤。1．根据逻辑电路图写出输出函数表达式写输出函数表达式时，一般从输入端开始
-
2．分析举例.pdf-欧阳星明 溪利亚-人民邮电出版社
数字电路逻辑设计（第2版）168①输入脉冲的宽度，必须保证触发器可靠翻转。②输入脉冲的间隔，必须保证前一个脉冲引起的电路响应完全结束后，后一个脉冲才能到来。③不允许在两个或两个以上输入端同时出现脉冲。因为客观上两个或两个以上脉冲很难绝对准确
-
1．设计的一般步骤.pdf-欧阳星明 溪利亚-人民邮电出版社
数字电路逻辑设计（第2版）150行地输入被加数和加数。每位相加产生的进位由触发器保存下来参加下一位相加，输出Z从低位到高位串行输出相加产生的“和”。该时间图给出
-
1．多输出函数的组合逻辑电路设计.pdf-欧阳星明 溪利亚-人民邮电出版社
第4章组合逻辑电路87332211332211332211332211F=(ab+ab)(ab+ab)(ab+ab)(ab)(ab)(ab)(ab)(ab)(ab)=⊕⊕⊕=⊕+⊕+⊕（4）画出逻辑电路图根据变换后的表达式可画出实现给定
-
8.3.3 电路设计.pdf-欧阳星明 溪利亚-人民邮电出版社
第8章综合应用举例2238.3.2功能描述根据设计要求，考虑到不同颜色信号灯点亮的时间长短应受到统一定时信号的控制，控制器可设计为一个同步时序电路。设CP为时钟
-
6.3.3 电路设计.pdf-欧阳星明 溪利亚-人民邮电出版社
数字电路逻辑设计（第2版）172表6.25例6.12的状态表现态y2y1次态12yn+11yn+输出Zx1x2x300011011101010100000110
-
1．多路选择器.pdf-欧阳星明 溪利亚-人民邮电出版社
数字电路逻辑设计（第2版）110图4.37中，I0～I9代表10个按键，ABCD为代码输出端，当按下某一输入键时，在ABCD输出相应的8421码；S为使用输出标志，当按下I0～I9中的任何一个键时，S为1，表示输出有效，否则S为0，表示输出
-
1．译码器.pdf-欧阳星明 溪利亚-人民邮电出版社
数字电路逻辑设计（第2版）1064.4.2译码器与编码器译码器（Decoder）和编码器（Encoder）是数字系统中广泛使用的多输入多输出组合逻辑部件。译码器
-
1．典型TTL与非门电路.pdf-欧阳星明 溪利亚-人民邮电出版社
第3章集成逻辑门63表3.5非门输入/输出的电压关系表3.6非门真值表VA/VVF/VAF0+5+500110由表3.6可知，该电路实现了非逻辑功能，输出F与输
-
第7章 可编程逻辑器件.pdf-欧阳星明 溪利亚-人民邮电出版社
附录2习题参考解答275该电路的工作过程为：S1S0的控制下，先置寄存器74194的初始状态为QDQCQB=010，然后令其工作在右移串行输入方式，即可在时钟脉
-
第6章 时序逻辑电路.pdf-欧阳星明 溪利亚-人民邮电出版社
数字电路逻辑设计（第2版）26812．参考解答：（1）图5.26（a）所示钟控D触发器的次态方程为：n1QDKQJQKQJQ+==⋅=+，由此可见该电路实现了JK触发器的功能。（2）图5.26（b）所示钟控D
-
三、窗体及功能.pdf-欧阳星明 溪利亚-人民邮电出版社
数字电路逻辑设计（第2版）232边显示了鼠标在当前视图虚拟网格上的坐标值。三、窗体及功能1．菜单菜单一般位于整个界面的顶端，除了添加芯片的操作之外其他操作都可以
-
思考题与练习题.pdf-欧阳星明 溪利亚-人民邮电出版社
第6章时序逻辑电路183思考题与练习题1．什么是时序逻辑电路？它与组合逻辑电路的主要区别是什么？2．时序逻辑电路按其工作方式可以分为哪两种类型？主要区别是什么？