存储器电路.PPT

2. 与CPU的连接特性 存储器芯片的选配 位扩展 字扩展 字位扩展 存储器接口设计举例 外译码(选片) 译码 允许 译码 输入 内译码(选单元) A19 A18 A17 A16 A15 A14 A13 A12 ROM(1) ROM(2) ROM(3) ROM(4) 000～FFF A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 ROM(5) ROM(6) ROM(7) ROM(8) 000～FFF 000～FFF 000～FFF 000～FFF 000～FFF 000～FFF 000～FFF (全0到全1) 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 （2）根据要求列出存储器地址分配表 (3) 确定译码电路 片选译码电路 1 A12 A13 A14 A15 A16 A17 A18 A19 1KΩ +5V C B G2A G1 A Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 F8000～F8FFFH F8000～F8FFFH FA000～FAFFFH FB000～FBFFFH FC000～FCFFFH FD000～FDFFFH FE000～FEFFFH FF000～FFFFFH 74LS138 G2B IO/M (4) 存储器电路 1 A12 A13 A14 A16 A15 WAIT IO/M A17 A18 A19 1kΩ Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A B C G2A G2B G1 74LS138 +5V A0～A11 2732 32K×8bit D0～D7 CS CS OE CS RD CS CS CS CS CS 解：该例SRAM芯片字长不足8位,需用2个芯片为一组进行位扩展后，再进行字扩展。 92000～93FFFH 0000～1FFFH 1 0 0 1 0 0 1 1#、3# 90000～91FFFH 0000～1FFFH 1 0 0 1 0 0 0 0#、2# A12 ～ A0 A19 A18 A17 A16A15A14A13 地址范围 位分配 芯片组 例3: 试用8K×4位的SRAM芯片为某8088微机系统构成一个16KB的RAM存储器，RAM的起始地址为90000H。 (1)列出各芯片组的地址范围和存储器地址位分配 (2) 用门电路译码来产生2个芯片组的片选信号。字位扩展设计如下： 用8K×4位芯片构成的16KB存储器 A0～A12 CS D0～D3 WE 8K×4位(1#) A0～A12 CS D0～D3 WE 8K×4位(2#) A0～A12 CS D0～D3 WE 8K×4位(0#) WR D4～D7 4 13 A0～A12 A19 A18 A17 A16 A15 A14 A0～A12 CS D0～D3 WE 8K×4位(3#) D0～D3 4 ≥1 ≥1 A13 IO/M 4.5.2 静态RAM（SRAM） 1. 存储单元 静态RAM的基本存储单元是由两个增强型的NMOS反相器交叉耦合而成的触发器，每个基本的存储单元由六个MOS管构成。所以，静态存储电路又称为六管静态存储电路。 2. 静态RAM存储芯片6264 （1）6264的引线及其功能 4.5.3 动态RAM（DRAM） 1. 动态RAM基本存储单元 动态RAM的基本存储单元是由电容构成，并且是靠电容的充放电来保存信息的。 * 冶金工业出版社 * 冶金工业出版社 * 冶金工业出版社 * 冶金工业出版社 * 冶金工业出版社 第4章 存储器技术 ●高速缓冲存储器Cache的地址映像及其方式 ●虚拟存储器 ●地址译码 ●静态RAM存储芯片6264 ●动态RAM存储芯片2164A ●存储器的工作时序 主要内容 4.1 存储器概述 4.1.1