东华大学电子课程设计按键阵列扫描与点阵显示器控制电路以及LCD显示以及按键音控制电路设计答案.doc

东华大学的学子你好，我是你们的学长。其实大学里学的东西社会上用的不多。如果你是自动化，请学好c语言和模电，然后课余的时候学些嵌入式芯片arm系列的。也可以往软件方面发展，如c#，java等。 东华大学电子课程设计 课题：按键阵列扫描与点阵显示器控制电路CD显示以及按键音控制电路设计 班级：自动化**** 日期：201*年*月*日 目 录 1、设计要求……………………………………………………………… 2、总体设计概述………………………………………………………… 2.1 设计原理及可行性…………………………………………………………… 2.2 总体工作过程………………………………………………………………… 2.3 电路框图设计………………………………………………………………… 3、电路总图……………………………………………………………… 4、单元电路设计与分析……………………………………………… 5、电路的组构与调试 ………………………………………………… 3、、 5、 6、附录……………………………………………………………… 一、设计要求 采用FPGA设计按键阵列扫描发光二极管显示电路当按键后，发光二极管显示当前按键值保持到下一个输入。的时候发出“略，米。。。”声音区别。LCD区域显示学号以及电压。 二、 设计思想： 用扫描电路扫描，到低电平的时候，对的状态进行锁存，对的编码进行解码，从而生成信号发送到lce点阵产生数字与符号。用锁存的内容发送到rom进行选择，来控制蜂鸣器产生声音，用使能端控制蜂鸣器只在按下的时候。 用74194可以做寄存器 根据按键阵列的判断原理，可采用一个计数器产生按键编码信号。计数器的脉冲周期等于按键的扫描时间，计数器的模M大于等于被扫描的按键数N。本设计要求判断12个按键的阵列，所以可采用4位二进制计数器产生按键扫描码。计数器输出控制译码器产生列扫描信号Y0~Y3，并控制数据选择器选择行线电平Xi。当被扫描的按键闭合时，选择器的输出信号控制寄存器保存计数器当前的键码状态，同时封锁计数器停止键扫描，以避免其他按键闭合时产生的影响。 发光二极管点阵电路采用3位二进制计数器译码后扫描控制其行（列）信号ROWi（Cj），同时控制列（行）显示码同步循环输出。所以，必须设计一个译码逻辑元件，根据寄存器保存的按键编码输出键符显示列（行）控制码。键符显示译码器可采用AHDL真值表方式、组合逻辑器件或只读存储器ROM来实现。 总体工作过程： 1.按键编码 计数器A输出4位二进制码Q3~Q0，每组码通过译码器A产生一列低电平有效的列信号，同时通过数据选择器选中一个行线信号判断连接该列、该行的按键状态。当数据选择器输出低电平时，表示被扫描键闭合。所以，计数器输出的二进制码与阵列中的按键一一对应。显然，按键的编码位序与计数器的输出控制有关。若计数器的高两位输出Q3、Q2控制选择信号B1和B0，低两位输出Q1、Q0控制译码信号A1和A0，则计数器输出为“0001”时，Y0为低电平，选择输出X1的状态，扫描按键S2。因此，“0001”为S2的键码。 2.键符显示码存储 由于ROM的数据输出控制点阵的列信号C1~C8，因此ROM中每个存储单元的数据就是一行列控制码，每位数据控制一列。一个显示符的8行控制需要8个单元的列码数据，12个不同的键符显示需要96个存储单元，这样显示译码存储器至少需要7位地址。如果ROM的高4位地址A6~A3由键码Q3~Q0控制，低3位地址A2~A0由行扫描计数器B控制，每个显示符的8行列控制码被存放在以键码划分块的连续8个存储单元中。 建立存储数据文件时要注意数据位序与点阵序列的关系以及存储单元低3位地址与点阵行序的关系。比如，若存储器的数据输出D7~D0依序控制C1~C8，则数据码从高至低位分别对应点阵显示器的从左至右列。如果状态机B的输出与译码器B的输入及存储器低3位地址的位序对应相同，当译码器B的输出Y0~Y7依序控制ROW1~ROW8时，每个字符码的8个存储单元从低地址到高地址分别对应点阵显示器从上至下各行。 3、按键声音 电路框图： 三： 电路总图学号） 电路总图（按键音与点阵显示） 四：单元电路设计与分析 半加器： 全加器： 全加器模拟： 三位加法器： 三位加法器模拟： 分频器 分频器提供固定的频率输出，用以控制整个电子系统的时钟。分频器由7片二五—十进制计数器7490组合完成，每级为十分频，共输出10MHZ~1HZ共8档频率信号，输入为FPGA的石英晶振提供的10MHZ的频率。 集成分频器： 分频器信号模拟：  数据选择器 数据采选择器用双片集成4选1数据选择器74153，但只使用其中一片。选择信号A和B