一种适用于非对称主从IP核低功耗路由器结构.doc

一种适用于非对称主从IP核低功耗路由器结构 　　摘要:大规模及超大规模集成电路的快速发展使片上网络系统成为现实,同时也使十几个平方厘米芯片的功耗达到了上百瓦,而且随着集成电路规模的发展,功耗参数也在不断上升。深微亚领域的研究使得片上网络芯片的面积不断缩小,从而使得IP核互连通信中时延和能耗成为了现代片上网络系统的主要考虑因素。本文主要分析片上网络系统的平均时延以及内部负责主要通信任务的路由器的结构,功耗,及其功耗降低的方法。 　　关键词:片上网络;路由器;结构;功耗 　　 　　One low-power router structure for master-slave IP core NOC 　　 　　ZHANG Chun-miao,WANG Chang-shan 　　(school of computer sciencetechnology , xidian university,shaanxi,xi`an 710071) 　　 　　Abstract: The large-scale and ultra large scale integrated circuit to enable the rapid development of on-chip networks become a reality. However, it also increase the large chip’s power consumption to hundreds of watts. With the development of integrated circuits, power parameter is also rising. This paper mainly analyzes the average on-chip network delay as well as internal communications tasks for the main structure of the router, power, and power consumption reduction method. 　　Keywords: on-chip network; router; structure;power; 　　 　　1引言 　　 　　 传统的总线结构已经很难满足日益繁重的芯片内部数据通信,九十年代末提出了将已经成熟的互连网络通信思想应用于芯片内部各个组成单元的信息交换上,这就是片上网络系统的雏形。片上网络系统的提出和研究发展解决了总线通信结构的布线复杂通信效率低下等问题的同时,也带来了诸如通信延时,功耗较大等新的问题,而且随着IP核数目的增加,功耗等问题相当突出。IP核是实现现场可编程门阵列(Field Programmable Gate Array,FPGA)或者专用集成电路(ASIC)中的一个逻辑块或数据块。 　　 片上网络系统的体系结构已经超越了传统计算机体系结构,将CPU、大量内嵌内存、DSP、声音流处理器以及高带宽的I/O等功能单元统一看作是资源节点,或称IP核;将传统的总线通信结构代之以由许多路由结点组成的网络,IP核与路由器之间有通信接口作为桥梁,再运用现代超大规模集成电路的先进技术以及深微亚米的研究成??将所有这些封装集成到一块面积很小的芯片内。片上网络系统可以用在高性能计算处理器、图形处理芯片、高速路由器芯片及并行计算机等方面。 　　 　　2IP核的不对等性及其重用性 　　 　　片上网络系统芯片内部由于各个IP核的功能不同,相互之间的数据访问量不同,通信和数据交换的频繁程度也不尽相同,这就造成了IP核之间的不对等性,流片后IP核的位置固定,芯片内部网络的拓扑结构也相对固定,这些特点要求我们在研究设计低功耗片上网络系统的硬件电路时要运用最优化原则合理安排IP核之间的相对位置,同时也要求在开发适应于特定片上网络系统的软件系统时要考虑这些因素,通过片上网络的软硬件系统紧密结合来提高系统总体性能,同时达到降低时延、减少功耗的效果。 　　作为设计重用性的一个要素,IP核的思想是电子设计自动化(Electronic Design Automation,EDA)工业的一个重要趋势。简单地说,它就是在新的系统设计中重复使用以前设计好的部件的思想。理想状态下,IP核应该是完全可移植的,也就说是它应该能够直接嵌入到任何接口的系统中。通用异步收发报机(UART)、CPU、协处理器、DSP芯片、RAM、以太网控制器和PCI接口等都是IP核的具体例子。在文献[8]中,作者引入了一个区域(Region)的概念。区域可以包含任意数量的资源和交换节点,它就像一个小的功能块,实现某一特定的功能,这种想法可以使片上网