青岛农业大学多路智能抢答器数字电子课程设计研究报告.doc

青 岛 农 业 大 学 理学与信息科学学院 数 字 电 路 课 程 设 计 报 告 设 计 题 目 学生专业班级 学生姓名（学号） 设计小组其他同学姓名（学号） 指 导 教 师 完 成 时 间 实 习（设计）地点 2012年月日 准确、公正能准确、公正、直观地判断出抢答者。 通过抢答者的指示灯显示、数码显示和警示显示等手段指示出第一抢答者。 向着数字智能化发展数字由主体电路与扩展电路两大部分组成：优先编码电路、锁存器、译码；通过定时电路和译码电路除具有基本的抢答功能外，还具有定时、计时和报警多重功能。主持人通过时间预设开关预设供抢答的时间，系统将完成自动倒计时锁存器 报警电路 译码电路课程设计目的和任务扬声器发出声响，抢答电路和定时器停止工作。 当设定定时时间到，无人抢答时，扬声器发出声响，同时抢答电路和定时器停止工作。 从上述功能要求看，控制声响部分的信号有三个，它们分别是： 主持人开关S=代表开始 （2）有抢答时的抢答输出状态=0； （3）定时时间到无人抢答 (即计数器74LS192(2)的=)。 控制声响时间为1S左右，由集成单稳态触发器74121来完成。另外对编码和定时计数脉冲还要加以控制，由集成逻辑门电路去控制。 ’）。 如果定时抢答时间已到而没有选手抢答，13引脚（BO’）输出低电平，LM555的时钟脉冲不能通过U27A（74LS09））由555 芯片构成多谐振荡电路 ,555 的输出信号控制显示闪烁。控制电路包括时序和报警两个电路 f=1/0.7×（10k+2×68k）×10×10-6≈1S。 周期1S的时钟脉冲经U27A（74LS09） 图三 74LS148引脚图 数字抢答器的设计图如下： 抢答器仿真图 定时电路设计 该部分用到的芯片除74LS48外、还用到74LS192、LM555。74LS192引脚图如下 74LS192 十进制可逆计数器 74LS192 引脚图管脚及功能表 74LS192 是同步十进制可逆计数器，它具有下述功能： 异步清零：CR=1,Q3Q2Q1Q0=0000; 异步置数：CR=0,Q3Q2Q1Q0=D3D2D1D0; 保持:CR=0,LD-1,CPU=CPD=1,Q3Q2Q1Q0保持原态； 加计数：CR=0,LD=1,CPU=CP,CPD=1,Q3Q2Q1Q0按加法规律计数; 减计数：CR=0,LD=1,CPU=1,CPD=CP,Q3Q2Q1Q0按减法规律计数; 图四 74LS192引脚排列逻辑符号 为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0,P1,P2，P3为计数器输入端，为清除端，Q0,Q1,Q2,Q3为数据输出端。 74LS192的逻辑图如下图1-11： 定时芯片LM555引脚图如下图1-13： 计时器电路图如下： 计时器电路 声响电路设计 声响电路如下图1-20所示，主要由单稳态触发器SN74121和蜂鸣器组成。 蜂鸣器接上电源就能发出声音，相比于使用扬声器而言，省去了音频振荡电路，使电路更加简单可靠。其中R18=100K、C15=10uF，单稳态触发器触发后的暂态持续时间大约是0.5S，也就是蜂鸣器持续发出声响时间是0.5S。 声响电路图 SN74121引脚图和逻辑图如下图1-21： 图 1-21 SN74121的5引脚（B）接S1的一端，当S1拨向开始后，5引脚（B）电平变高电平，有一个上升沿，触发器触发，蜂鸣器发出声响。 U23A(74LS08)输出端接SN74121的3引脚（A1），输入端接U20(74LS148)的14引脚（GS’）’） 多路智力抢答器总图 1.主持人开关置于闭合时，按下其中一个抢答按钮。效果截图如右图： 可以看到支持人闭合开关时，选手抢答无效，数码管保持灭灯。 2.主持人开关置于开启位后，先按下其中一个抢答按钮2，随后按下另外任一抢答按钮。效果截图如下图： 数码