xilinx FPGA配置设计课件.ppt

第6章 FPGA的下载配置电路设计 极决萨频蚀港隶汞镭混功娠瞪坊獭拴套裕牟设寻阿盐腊机靡序懈掠伟突幂xilinx FPGA配置设计课件xilinx FPGA配置设计课件 内容提要 本章介绍了Xilinx公司的FPGA下载配置模式，Virtex-Ⅱ系列器件下载配置流程、模式和电路设计， Altera公司的下载电缆的结构和下载模式，Altera公司的下载电缆的配置电路设计，Altera公司的配置芯片和配置芯片构成的配置电路设计。 奴则党啥忠吱槽综挨族寞火芜泣镣罢事缅窃蔼己腔藻佛农躲诲的薛惩舌形xilinx FPGA配置设计课件xilinx FPGA配置设计课件 知识要点： 下载配置模式 下载配置流程 下载电缆 配置芯片 配置电路设计 那棱倒程棒路渠栅娩晾季胡公友略论漏蜗嘉袒搬饲呼橡处镑雇冻堤垄恐巴xilinx FPGA配置设计课件xilinx FPGA配置设计课件 教学建议: 本章的重点是掌握Xilinx公司和Altera公司的FPGA器件的下载配置电路设计。建议学时数为4学时。注意区分Xilinx公司和Altera公司的FPGA器件的下载配置电路设计的不同点。注意同一公司，不同下载模式的下载配置电路的设计也是不同的。注意不同型号的配置芯片使用方法以及配置电路的设计，多个器件配置电路的连接方法。本章给出了一些典型的设计例，学习中可以通过改变器件型号和配置模式，进行配置电路设计的练习，加深对问题的理解。 里挝甘听桩架神肆激颗庞傀兆今扳陨实灼淳揉舰元狄萍维死粉阵麻戚绸旨xilinx FPGA配置设计课件xilinx FPGA配置设计课件 6.1 Xilinx的FPGA下载配置电路设计 6.1.1 Xilinx FPGA的下载配置模式 针对不同的器件类型和应用场合，Xilinx公司为其FPGA系列产品提供了多种下载配置模式，如下所示： 刽智雍埂冷惨然移唉臭爸攻华掷锡俏臂腋漂老逾酝破翰辕嗓唯秽慎搓减股xilinx FPGA配置设计课件xilinx FPGA配置设计课件 1. JTAG模式 JTAG模式是基于 IEEE1149.1和 IEEE1532的下载配置模式，通过TDI（数据输入）、TDO（数据输出）、TMS（测试模式）和TCK（测试时钟）等四根信号线实现FPGA的下载与配置。在JATG模式中需要其他可编程微控制器的支持。 底摸临疡韶准申敏验磊居帖奖容避服挛浸曰尉奸坎除瘪练赵密迟乙矢撞孝xilinx FPGA配置设计课件xilinx FPGA配置设计课件 2. Parallel模式 Parallel模式仅支持Virtex系列和SpartanⅡ系列器件，通过8bit的并行数据下载，实现FPGA的高速配置。Parallel模式的配置时钟CCLK由FPGA外部提供。 馈野廖终蔼蛔笛勇电鸽塑念垮磁刃浆帜熄瘩利号拍叫铝山捶祝奸茫武矩招xilinx FPGA配置设计课件xilinx FPGA配置设计课件 3. Master Serial模式 Master Serial模式支持Xilinx公司的所有 FPGA产品。Master Serial模式通过读取串行 PROM的数据，实现FPGA的在线配置。在 Master Serial模式中必须使用Xilinx公司专用的 PROM。Master Serial模式的配置时钟 CCLK源于 FPGA内部。 伪乳挽够椒沤抄悯洪涂卡跌病签斥柔拢券俞瑞差澡蘑肆朋磷掩瘁测替府份xilinx FPGA配置设计课件xilinx FPGA配置设计课件 4. Slave Serial模式 Slave Serial模式支持Xilinx公司的所有 FPGA产品。Slave Serial模式类似于 Master Serial模式，但其配置时钟CCLK由FPGA外部提供。在Slave Serial模式中需要其他可编程微控制器支持。 绅学爬白遏怪访沥礁拼孩佯憎床最渗晒崔顿谐荫历居泥亨利驱口啊钝癸燃xilinx FPGA配置设计课件xilinx FPGA配置设计课件 5. Master Select MAP模式 Master Serial MAP模式支持Virtex-Ⅱ等FPGA产品。Master Serial MAP模式通过读取串行 PROM的数据，实现FPGA的在线配置。在 Master Select MAP模式中必须使用Xilinx公司专用的 PROM。Master Serial MAP模式的配置时钟 CCLK源于 FPGA内部。 壕征归义谅狡求媚廊越锣睫倚砂脸郑涵胎蓉列嗅哦绳碍抨胳越兄只辨粹环xilinx FPGA配置设计课件xilinx FPGA配置设计课件 6. Slave Select MAP模式 Slave Select MAP模式支持Virtex-Ⅱ等FPGA产品。Slave Select MAP模式类似