基于FPGA设计的出租车计价器 .doc
文本预览下载声明
实 习 报 告
院 系：电气信息工程系
专 业：电子科学与技术
姓 名：
学 号：
年 月 日
实习报告评语
等 级：
评阅人：
职 称：
年 月 日
实习报告
实习目的（内容）：EDA课程设计
基于FPGA设计的出租车计价器
实习时间： 自 5 月 7 日 至 5 月 20 日
共 14 天。
实习地点：
实习单位：
指导老师：
目录
TOC \o 1-3 \h \z \u HYPERLINK \l _Toc249706433 摘要 PAGEREF _Toc249706433 \h 5
HYPERLINK \l _Toc249706434 1.引言: PAGEREF _Toc249706434 \h 5
HYPERLINK \l _Toc249706435 2.系统规范： PAGEREF _Toc249706435 \h 5
HYPERLINK \l _Toc249706436 2.1出租车计价器的要求： PAGEREF _Toc249706436 \h 5
HYPERLINK \l _Toc249706437 2.2系统原理图： PAGEREF _Toc249706437 \h 5
HYPERLINK \l _Toc249706438 3.各模块设计： PAGEREF _Toc249706438 \h 6
HYPERLINK \l _Toc249706439 3.1分频模块： PAGEREF _Toc249706439 \h 6
HYPERLINK \l _Toc249706440 3.1.1．计数器的分频模块： PAGEREF _Toc249706440 \h 6
HYPERLINK \l _Toc249706441 3.1.3．计数器的分频模块VerilogHDL源代码： PAGEREF _Toc249706441 \h 6
HYPERLINK \l _Toc249706443 3.1.4．数码管的分频模块： PAGEREF _Toc249706443 \h 7
HYPERLINK \l _Toc249706444 3.1.5．具体框图： PAGEREF _Toc249706444 \h 7
HYPERLINK \l _Toc249706445 3.1.6．数码管的分频模块VerilogHDL源代码： PAGEREF _Toc249706445 \h 7
HYPERLINK \l _Toc249706445 3.1.7．数码管的分频模块的仿真结果： PAGEREF _Toc249706445 \h 7
HYPERLINK \l _Toc249706446 3.2计程模块： PAGEREF _Toc249706446 \h 8
HYPERLINK \l _Toc249706447 3.2.1．计程模块的框图： PAGEREF _Toc249706447 \h 8
HYPERLINK \l _Toc249706448 3.2.2．计程模块的VerilogHDL源代码： PAGEREF _Toc249706448 \h 8
HYPERLINK \l _Toc249706449 3.2.3．计程模块的仿真结果： PAGEREF _Toc249706449 \h 9
HYPERLINK \l _Toc249706450 3.3计时模块： PAGEREF _Toc249706450 \h 10
HYPERLINK \l _Toc249706451 3.3.1．计时模块的框图： PAGEREF _Toc24
显示全部