文档详情

电子系EDA技术QuartusⅡ实验讲义.doc

发布:2016-04-16约字共18页下载文档
文本预览下载声明
EDA技术指导书 惠 为 君 盐城工学院信息学院 实验是使用Altera公司的QuartusⅡ工具软件,完成对设计电路的Verilog HDL源程序的编辑、编译、仿真、引脚锁定和编程下载等操作,下载目标芯片选择Altera公司的MAX7000S系列的EPM7128SLC84-15器件,并用杭州康芯电子有限公司研制生产的GW48EDA开发实验平台,实现对设计结果的硬件验证。 预备知识 QuartusⅡ设计指南 1、创建一个工程 使用QuartusⅡ软件的第1步是创建一个新的工程,用户可以通过创建工程向导来完成这一工作。 打开File菜单,选择New Project Wizard启动创建工程向导,如图a所示。 图a 选择New Project Wizard启动创建工程向导 图b New Project Wizard...向导图 在创建工程向导的第一步输入工程的工作目录、工程的名称以及工程所包含的顶层模块的名称,如图c所示。 图c创建工程向导(一) 第2步选择工程所包含的文件,也可以不选,直接单击Next进入第3步,如图d所示。 图d创建工程向导(二) 选择目标器件,用户可以通过设置各种限定条件减少下面列出的器件数目,在选中目标器件之后单击Next进入下一步,如图e所示。 图e 创建工程向导(三) QuartusⅡ软件包含有第三方EDA软件的接口,可以在设计的不同阶段调用不同的EDA工具完成所需的操作;如果不做选择,则表示设计的所有流程均由QuartusⅡ软件完成,如图f所示。 图f 创建工程向导(四) 最后一步是检查工程的各项参数,单击Finish完成工程的创建过程,如图g所示。 图g 创建工程向导(五) 2、文本设计输入 打开文本编辑器 我们首先在创建好一个设计工程以后,通过选择“File”|“New”命令,在弹出的新建设计文件选择窗口中,选择“Device Design Files”标签页下的Verilog HDL File然后单击“OK”按钮,将会打开一个文本编辑器窗口 【实验1】 简单组合电路的设计(半加器、全加器) (1)实验目的;熟悉QuartusII的Verilog HDL文本设计流程全过程,学习简单组合电路的设计、多层次电路设计、仿真和硬件测试。 (2)实验内容1:首先参照预备知识,利用QuartusII半加器的文本编辑输入(halfadder.v)和仿真测试等步骤,给出(halfadder.v)的仿真波形。最后在实验系统上进行硬件测试,实际验证本项设计的功能。 【实验1程序】 module halfadder (sum,cout,a,b); input a,b; output sum,cout; assign sum=a^b; assign cout=ab;// carry out; endmodule (3)实验内容2:完成一位二进制全加器fulladder,把halfadder看成是一个元件,利用元件例化模块语句描述,并将此文件放在同一目录E:\addfile中.以下是参考程序: 【实验1程序2】 module fulladder (a,b,ci,cout,sum); input a,b,ci; output cout,sum; wire a,b,ci; wire cout,sum; wire t1,t2,t3 halfadder u1 (.a(a),.b(t1),.sum(sum)); halfadder u2 (.a (b),.b (ci),.sum (t1),.cout (t2)); assign cout = t2 | t3?; endmodule 参照第11章的步骤对上例分别进行编译、综合、仿真.并对其仿真波形图1作出分析说明。 图1 仿真波形 (4)实验内容3:引脚锁定以及硬件下载测试。若目标器件是EPM7128SLC84-15,选实验电路模式5,用键1(PIO0,引脚号为233)控制a:用键2(PIO1,引脚号为234)控制b,用键3(P102,引脚号为235)控制ci,led1(1脚)接sum,led2(2脚)接cout.最后进行编译、下载和硬件测试实验。 (5)实验报告:根据以上的实验内容写出实验报告,包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程;给出程序分析报告、仿真波形图及其分析报告。 【实验2】 3-8译码器 1.实验目的 进一步掌握Verilog HDL文本输入设计法,掌握组合逻辑设计方法,了解EDA设计流程。 2.实验内容 (1)设计一个3-8线译码器,a为三位二进制输入端,y为译码输出端,en为使能端
显示全部
相似文档