电子系统课程设计实验报告之.doc

电子系统课程设计实验报告之 高精度相位差计的设计 目 录 一、摘要………………………………………………………3 二、技术指标…………………………………………………3 三、基本原理…………………………………………………3 四、方案论证…………………………………………………8 五、硬件电路设计……………………………………………13 六、心得体会…………………………………………………17 附录一、高精度相位差计设计原理图………………………19 附录二、高精度相位差计印制板图…………………………20 附录三、高精度相位差计元件清单…………………………24 摘要 本相位差计的设计包括以下几个部分：1）两同频率信号的放大整形部分；2）逻辑门求两信号的差；3）使用锁相环将信号3600倍频；4）单片机计数、译码刷新输出；5）四个显示管显示相位差。 将以上模块相连，作用过程大致为：放大后通过异或求出两信号的差，再输出分频，在单片机内通过计数可求出两信号每周期相差部分占整个周期的百分比，从而得出两信号的相位差和他们的频率大小。 技术指标 该相位差计的技术指标罗列如下： 输入信号需为同频率的两信号，但其频率可以为未知的； 采用四位数码显示，显示范围为0°~359.9°； 显示精度达到0.1°； 设有“开始/结束”按键S1和“保持HOLD”按键S2； 采用直流电源+5V供电。 基本原理 将输入波形通过分频后，通入单片机，利用单片机的定时记数功能，可以计算出输入波形的频率，并通过数码管显示相应的值。 1.锁相环实现倍频 锁相环具有良好的窄带滤波特性,输出的波形纯净，并且在环路锁定后输出频率的温度稳定度和时间稳定度与基准频率相同。这些优点使其成为当前最主要的频率合成器，尤其是把大规模数字锁相集成电路和微处理器结合起来，使频率合成器实现更方便、性能更好。通常，由相对频稳度为10~6的晶体振荡器产生、经m倍分频后提供基准频率。虚线框中的电路是频率合成器的核心部分锁相环，它由鉴相器、低通滤波器和压控振荡器等组成。系统输出信号的频率为ωy=n·m - 1·ωi，改变分频比n或m，可方便地获得大量离散频率的输出信号。 锁相环频率合成原理框图 锁相环是以消除频率误差为目的的反馈控制电路，利用相位误差电压信号实现无频差的频率跟踪目的(如图所示)，是一个实现相位自动锁定的控制系统。设旋转矢量?Ui 和?Uy，分别表示鉴相器输入参考信号ui(t)和压控振荡器输出信号uy(t)，它们的瞬时角速度和瞬时角位移分别为ωi(t)，ωy(t)和φi(t)，φy(t)。显然只有当两个旋转矢量以相同角速度(即ωt=ωy)旋转时，它们之间的相位差才能保持恒定值。鉴相器将此恒定相位差变换成对应的直流电压，去控制VCO的振荡角频率ωy，使其稳定地振荡在与输入参考信号相同的角频率ωi上。这种情况称之为锁定。反之，两者角频率不相等，相位差不恒定，则称为失锁。若某种因素使ωy偏离了ωi，比如说，ωyωi，则?Uy比?Ui旋转得慢一些，瞬时相位差 [φi(t)-φy(t)]将随时间增大，则鉴相器产生的误差电压也相应变化。该误差电压通过环路滤波器(实际上是一个低通滤波器)后，作为控制电压调整VCO的振荡角频率，使其增大，因而瞬时相位差也将减小，经过不断地循环反馈，?Ui矢量的旋转角速度逐渐加快，直到与?Ui 旋转角度相同，重新实现ωy=ωi，这时环路再次锁定，瞬时相位差ω0为恒值，鉴相器输出恒定的误差电压。 锁相环相位跟踪原理框图 如果令，则。实现了3600倍频。 2.相位差的计算 我们通过对整形后的两路信号把他们加至异或门，就能够得到两列波形之间的时间差（高电平脉冲）。如果我们把的脉宽时间作为计数器匝门，3600倍频后的信号脉冲作为计数脉冲，可以得到下式： 我们使用单片机的计数器就能记出N值从而也得到了的值，把这个值显示出来就实现了相位差的测量。 3.频率测量及所测量频率的范围 频率是直接输入到单片机中，用中断的方式或者记数的方法，记下单位时间内脉冲的个数即频率。测量频率的受到所使用的器件的影响，无法测量高频，对低频有很高的精确度。 所测频率的范围为：2HZ——4KHZ，锁相环HC4046最高可以达到8MHZ，输入的最高频率为8M/3600=2223HZ。整形后有个二分频，所以最高可以到达4KHZ。此频率相位测量仪能测量低频的信号，精确度达到0.1度。 4.使用芯片CD4046锁相环介绍 CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。 CD4046锁相的意义是相位同步的自动控制,功能是完成两个电信号相位同步的自动控制闭环系统叫做锁相环,简称PLL。它广泛