数字系统课程设计-万年历时钟VHDL语言.pdf

万年历电子时钟 数字系统课程设计 班 级：电子1412 学 号：14200106214、14200106204 姓 名：孙玮、甘家雨 指导老师：刘传洋 时 间：6 月14 日——6 月22 日 功能模块设计 设计开发环境 设计报告及 设计任务功能理解与 （模块划分及编功能仿真与调 合计 项目 使用（25 答辩（20 方案设计(15 分) 程设计）（30 试（10 分） （100 分） 分） 分） 分） 得分 1 设计要求 1.1 设计任务 设计制作一个基于LCD1602 显示，带有时间调整的万年历电子时钟。 1.2 设计要求 1) 采用硬件描述语言VHDL 设计带有日期功能的数字电子时钟模块及LCD 显 示控制模块，并在Quartus-II 环境下编译； 2) 在Quartus-II 环境下编辑仿真激励波形，并模拟； 3) 在CPLD/FPGA 实验板下载调试； 4) 撰写设计报告, 需要提供详细的设计方案分析、相关的参数计算过程、电路/ 系统组成、模块划分及其功能定义、程序设计、功能仿真及其结果分析、下 载调试等内容。 1.3 功能及性能指标要求 1) 具有时钟的时、分、秒计数功能以及万年历的年、月、日功能； 2) 年、月、日、时、分、秒数值采用字符型LCD1602 显示； 3) 具有对年、月、日、时、分时间数值调整功能，采用两个按键实现。 4) 设计中时钟输入采用验证电路板上的50MHz 作为基准； 5) 程序设计尽可能考虑模块化、参数化设计思想，并遵循基本的格式规范，添 加适当的注释及文档说明； 6) 采用模块化设计方式，底层模块必须进行功能仿真； 2 方案设计及硬件电路设计 根据课程设计要求，万年历电子时钟的设计框架图如图1 所示。 LCD1602显示模块 年 月 日 时 分 秒 分 计 计 计 计 计 计 频 数 数 数 数 数 数 模 器 器 器 器 器 器 块 校时模块 图1 设计框架图 由上图可知，万年历电子时钟由校时模块、LCD1602 显示模块、分频模块、 秒计数器、分计数器、时计数器、日计数器、月计数器和年计数器组成。 2.1 秒计数器模块 秒计数器模块为60 进制计数器，其有三个输入和三个输出，其中rst 起复位 作用，clk 为1Hz 的脉冲输入，stop 为运行控制位，l 为个位输出，h 为十位输出， c 为进位输出。算法流程图如图2 所示。秒计数器RTL 图如图3 所示。 开始 初始化变量 rst为零？ 否 stop为零？ 否