GCNMOS结构电源和地之间的ESD保护电路设计.doc

GCNMOS结构电源和地之间的ESD保护电路设计 　　辽宁大学学报 自然科学版第35卷　第1期　2008年 JOURNALOFLIAONINGUNIVERSITY 　　NaturalSciencesEdition Vol.35　No.1　2008 GCNMOS结构电源和地之间的ESD付　强 13 ,张　帅,玲131 (1.辽宁大学物理学院,辽宁,四川成都610054; 3110162) 摘　要:ESD,研究用于电源和地之间GCNMOS(栅极耦合NMOS)结构ESD,在此基础上提出了一个相应的版图设计,仿真结果显示该结构的ESD失效电压达到了3kV. 关键词:ESD;GCNMOS;电源和地;栅极耦合. 中图分类号:TN312　　文献标识码:A　　文章编号:100025846(2008)0120024204 　　静电放电(ElectroStaticDischarge,ESD)现象存在于集成电路的生产、组装、封装、测试、运输、存放和使用的过程中,是造成芯片失效的一个主要原因,它严重地影响了IC的性能和可靠性.因此,集成电路内部必须加入ESD保护电路,提供ESD电流泄放路径,以免损坏芯片的内部电路. 本文研究了一种采用GCNMOS结构的电源和地之间ESD保护电路,设计了一个相应的版图结构,并通过仿真验证了其有效性. 容易被烧坏.但是当二极管采用更大的尺寸时,泄漏电流和寄生电容也随之增加了.如果在VDD和VSS之间添加一个电源箝位电路,提供另一条ESD电流泄放路径(如虚线所示),就可以很好地解决这个问题 . 1　电源和地之间ESD保护电路的必 要性 　　在芯片I/O端口处采用二极管结构进行箝位,是一种CMOS集成电路中经常采用的ESD保护技术.图1所示的是一典型的片上ESD保护结构,它是由I/O端口处的电阻、二极管网络和电源线之间的箝位电路构成的. 图1中的电源箝位电路是不可以省略的.假如它被省略,当左侧的I/O1上出现相对VSS的正向ESD脉冲时,D2处于反偏状态,击穿电压一般约在13～15V,大部分能量消耗在耗尽层,比较 图1　一种典型的片上ESD保护结构 2　GCNMOS结构电源和地之间ESD 保护电路的工作原理 　　电源和地之间的ESD保护电路可由一个NMOS电容,一个n阱电阻和一个NMOS管构成(NMOS电容和NMOS管的衬底直接与VSS相连), 如图2所示.因为这个电路利用了NMOS管栅 极处电容(包括NMOS电容和NMOS管的栅—漏电容)的耦合作用,所以电路中的NMOS管被称 [1] 3作者简介:付　强(19802),男,沈阳人,辽宁大学讲师,从事GTO和IGCT设计以及集成电路设计研究. 　基金项目:辽宁省科技厅自然科学基金(002021);辽宁省教育厅科研基金 　收稿日期 17 　第1期 付　强,等:GCNMOS结构电源和地之间的ESD 保护电路设计25 为栅极耦合NMOS(gate-coupledNMOS),简称GCNMOS .图3所示.发生击穿时对应的漏极电压称之为触 发电压Vt1,对应的电流为触发电流It1. 图2　GCNMOS结构ESD保护电路 图3　GCNMOS骤回击穿原理图[2] ESD脉冲时,NMOS—结正向偏置,因为PN,所以可以安全地泄放很大的ESD电流. 当电源线之间出现VDD相对VSS的正向ESD脉冲时,ESD保护电路将以下面的方式工作: (1)ESD脉冲瞬间馈入NMOS电容和NMOS管的漏端,迅速升高电阻R上的压降并开启NMOS.另一方面,反偏的漏极—衬底PN结处产 图4显示了这一过程的I-V特性 [3] .当电流 继续增大时NMOS管会由于过热而烧坏,称为二 次击穿,这时对应的电压和电流为(Vt2,It2) . 生很大的电场. (2)当电场增强至足够大时,NMOS管漏结处的载流子在电场的作用下,获得很大的动能,与晶格原子碰撞后,将原子最外层的价电子激发出来,产生电子—空穴对.新产生的电子—空穴对又在电场作用下加速,与原子碰撞再产生第三代电子—空穴对.如此继续下去,产生大量的电子—空穴对,发生雪崩击穿. (3)空穴电流(Igen)的一部分流向源极,其余的(Isub)从漏结附近的沟道区流过衬底,在衬底电阻Rsub上产生电压降,引起衬底电位升高.