基于硅氧化层的嵌入式传输线制造.pdf

第 27 卷 　第 1 期 半 　导 　体 　学 　报 Vol . 27 　No . 1 2006 年 1 月 C H IN ESE J OU RNAL O F SEM ICONDU C TOR S J an . ,2006 基于硅氧化层的嵌入式传输线制造 孙龙杰1 ,2 , 　杨 　波1 ,2 　郭理辉2 ( 1 西安电子科技大学微电子研究所 , 西安 　7 1007 1) (2 西安科技大学微电子研究所 , 西安 　7 10075) ( ) 摘要 : 在有损耗的硅衬底上试制了传输线 微带以及共面波导 ,并嵌入在 CMO S Cu/ SiO2 互连层中. 对传输线的 几何尺寸与其特征阻抗 、损耗以及衰减因子进行了研究. 结果表明嵌入在硅氧化层中的微带和共面波导可以在有 损耗的硅片上低损耗地实现 ,为在硅片上设计微波和毫米波电路提供了必要的无源器件. 关键词 : CMO S 互连技术 ; 微带 ; 共面波导 EEACC : 1350 ; 2570D 中图分类号 : TN 817 　　　文献标识码 : A 　　　文章编号 : 02534 177 (2006) 0 10 16806 1 　引言 随着硅加工工艺的快速发展 , 在 CMO S 工艺 下 ,硅片上集成的晶体管的工作频率可以在几 GHz 甚至几十 GHz 的范围内. 在射频/ 毫米波频段 ,诸如 微带和共面波导的传输线在芯片互连 、功能器件和 子系统的综合方面发挥着重要的作用. 图 1 　微带与共面波导的结构图 ( ) 与 GaA s 单片微波集成电路 MM IC 上的传输 Fig . 1 　Schematic st ruct ure of micro st rip s and cop la 线相比较 ,制造在硅片上的传输线由于衬底因素会 nar waveguide 产生损耗. 这个缺陷可以通过三种途径得以减少或 ( ) [ 1 ,2 ] 低失真. 微带的特征阻抗和衰减已通过分别改变信 克服 : 1 使用高电阻系数的衬底 . 然而 , 晶片成 本将会比标准电阻系数的硅晶片高出很多 ,高电阻 号线的宽度 W 1 以及信号线和地线之间的距离 d1 ( ) 系数的硅衬底也不能与传统的 CMO S 工艺完全兼 得到研究. 对于共面波导 CPW , W2 , S 和 d2 分别 容 ; (2 ) 将稠密多晶层嵌入到硅衬底和传输线之 表示信号线的宽度 、信号线和地线之间的间距 , 以及 间[3～6 ] ,但是这种技术偏离了标准的 CMO S 和 BiC CPW 距衬底的距离. 通过改变三个几何参数 W2 、S MO S 工艺 ,因而降低了它与标准硅加工工艺的兼容 和 d ,研究它们对 CPW 的特征阻抗和衰减的影响与 ( ) ( ) 作用. 传输线特性用测量的 S 参数表征. 特征阻抗 、 性 ; 3 改变设计 ,如嵌入微带 EM 的例子 ,在信号 线和衬底之间嵌入微带地线 ,这样可以减少衰减和 衰减以及衰减因子可从 S 参数中提取 ,并根据几何 损耗 ,