单片机微机接口_第三章.ppt

例如：若CS=FFFFH，IP=0000H，则指令所在存储单元的物理地址为： PA= (CS) ×10H + IP = FFFF0H ? 当取指令时，自动选择的段寄存器是CS，再加上IP所决定的16位偏移量，得到要取出指令具体的物理地址： ? 当涉及到取一个堆栈操作时，自动选择的段寄存器是SS，再加上SP所决定的16位偏移量，得到堆栈操作所需要的20位物理地址。 ? 当涉及到取一个操作数时，自动选择DS寄存器或ES附加段寄存器，再加上16位偏移量，得到操作数的20位物理地址。16位偏移量取决于指令的寻址方式。如下图所示： IP CS SI，DI或BX DS SP或BP SS 代码段 数据段 堆栈段 3.2 8086的引脚信号及工作模式 最小模式：即由8086组成的单处理器系统，所有的总线控制信号直接由8086直接产生，系统中的总线控制逻辑电路被减到最少。 最大模式：即由8086组成的中等规模或者大型的系统。包含两个或多个微处理器，8086为主处理器其它的为协处理器。 一、8086的两种工作模式 8086采用双列直插式封装，有40个引脚(如右图所示)，但总线信号数量却大于40，故8086采用了分时复用技术，部分引脚传送两种总线信号。 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16/ S3 A17/ S4 A18/ S5 A19/ S6 BHE/ S7 MN/MX RD HOLD (RQ/GT0) HLDA (RQ/GT1) WR (LOCK) M/IO (S2) DT/R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET 8086 CPU 8086的引脚信号 注：括号内为该引脚在最大模式下的名称 二、8086引脚图 1. 最小模式下引脚信号及功能： (1) 地址/数据总线AD15～AD0(双向、三态) ? 在一个总线周期的第一个时钟周期用于传送低16bit地址信息，并用地址锁存器锁存以免丢失， ? 其它时钟周期可用于传送数据信息，分时传送。 ?当8086执行中断响应周期、保持响应周期时，这些引脚处于高阻状态。 (2) 地址/状态信号线A19/S6～A16/S3(输出、三态) 在总线周期的第一个时钟周期(T1)用于输出地址信号的最高4bit并锁存。 其它时钟周期中用来输出状态信号S6～S3，其中： S6——低电平，表示8086当前与总线相连。 S5——表示标志寄存器中“中断允许位”的状态(IF)。 S4， S3的组合指出了分段情况。如下表所示。 S4和S3的组合提供的分段信息表 S4 S3 意 义 0 0 1 1 0 1 0 1 当前正在使用ES附加段 当前正在使用SS堆栈段 当前正在使用CS或者未使用任何段寄存器 当前正在使用DS数据段 ? 当CPU处于“保持响应”状态时，A19/S6～A16/S3置为高阻状态。 ? 若执行I/O指令，则由于8086只访问64K个端口，在T1周期这4个引脚为低电平。 (3) BHE/S7高8bit数据总线允许/状态线(输出, 三态) ? 在T1状态，8086在BHE/S7引脚输出BHE信号，表示高8bit数据总线D15～D8上的数据有效，与地址线A0一起产生存储器的选择逻辑信号。 ? 在其它时钟周期，输出为状态信号S7。但8086芯片， S7未定义。 下面介绍引脚中的控制信号。 (4) MN/MX最小/最大模式控制信息 低电平— 8086处于最大模式。 高电平— 8086处于最小模式。 (5) RD读信号 (输出，三态) 低电平有效。表示将对内存或I/O端口读操作。 (6) M/IO，存储器/输入输出控制信息 (输出，三态) 是区分CPU进行的存储器还是I/O访问，见下表。 RD M/IO 操 作 1 0 0 0 读存储器数据 读I / O端口数据 RD与 M/IO的组合及对应的操作表 (7) WR写信号 (输出，三态) 1 0 0 0 CPU对存储器进行写操作 CPU对I/O端口进行写操作 WR与 M/IO 的组合及对应的操作表 操 作 WR M/IO 低电平有效。WR与M/IO的组合对应的操作如下表所示。 (8) ALE地址锁存