序列检测器的设计.doc
文本预览下载声明
实验七
一、实验名称
序列检测器的设计
二、实验目的
用状态机实现序列检测器的设计，了解一般状态机的设计与应用。
三、实验原理
序列检测器可用于检测一组或多组由二进制码组成的脉冲序列信号，当序列检测器连续收到一组串行二进制码后，如果这组码与检测器中预先设置的码相同，则输出1，否则输出0.由于这种检测的关键在于正确的码的接受必须是连续的，这就要求检测器必须记住前一次的正确码及正确序列。直到在连续的检测中所收到的每一位码都与预先设置的相同。在检测过程中，任何一位不相等都将回到初始状态重新开始检测。如下图所示，当一串待测的串行数据进入检测器后，若此数在每一位的连续检测中都与预设的密码数相同，则输出“A”，否则输出“B”。
状态装换：
自动机初始状态为S0；
当自动机接收到一个“1”时，自动机进入S1状态；
如果在S1状态接收到“1”时，自动机进入到S2状态；
如果在S2状态接收到“1”时，自动机进入到S3状态；
如果在S3状态接收到“0”时，自动机进入到S4状态；
如果在S4状态接收到“0”时，自动机进入到S5状态；
如果在S5状态接收到“1”时，自动机进入到S6状态；
如果在S6状态接收到“0”时，自动机进入到S7状态；
如果自动机处于S7状态，则表示接收到了一个连续的串“1110010”，此时可以设置输出信号为1100（A）；
以S3状态为例，由于进入S3状态表示前一输入为“1”，因此如果在S3状态下输入“1”，则表示当前三个输入为“111”，考察待检测序列为“1110010”，就知道此时状态机应保持S3状态. 再如S4状态，由于进入S4状态前的输入序列为“1110”，因此如果在S4 状态下输入“1”，则表示当前输入序列为“11101”，考察待检测序列为“1110010”，可以发现实际输入了“1”，就知道此时状态机应转移到S1状态
四、实验程序
1、序移检测
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY SCHK IS
PORT(DIN: IN STD_LOGIC; --串行输入数据位
CLK,CLR:IN STD_LOGIC; --工作时钟、复位信号
AB:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));--检测结果输出
END SCHK;
ARCHITECTURE ART OF SCHK IS
SIGNAL Q :INTEGER RANGE 0 TO 8;
SIGNAL D:STD_LOGIC_VECTOR(7 DOWNTO 0); --8位待测预知数
BEGIN
D
PROCESS(CLK,CLR)
BEGIN
IF CLR=1THEN Q=0;
ELSIF CLKEVENT AND CLK=1THEN
CASE Q IS
WHEN 0= IF DIN=D(7)THEN Q=1;ELSE Q=0;END IF;
WHEN 1= IF DIN=D(6)THEN Q=2;ELSE Q=0;END IF;
WHEN 2= IF DIN=D(5)THEN Q=3;ELSE Q=0;END IF;
WHEN 3= IF DIN=D(4)THEN Q=4;ELSE Q=0;END IF;
WHEN 4= IF DIN=D(3)THEN Q=5;ELSE Q=0;END IF;
WHEN 5= IF DIN=D(2)THEN Q=6;ELSE Q=0;END IF;
WHEN 6= IF DIN=D(1)THEN Q=7;ELSE Q=0;END IF;
WHEN 7= IF DIN=D(0)THEN Q=8;ELSE Q=0;END IF;
WHEN OTHERS=Q=0;
END CASE;
END IF;
END PROCESS;
PROCESS(Q) --检测结果判断输出
BEGIN
IF Q=8 THEN AB=1010; --序列数检测正确，输出“A”
ELSE AB=1011; --序列数检测错误，输出“B”
END IF;
END PROCESS;
END ART;
2、序移检测
将以上程序中case语句替换为
CASE Q IS
WHEN 0= IF DIN=D(0)THEN Q=1;ELSE Q=0;END IF;
WHEN 1= IF DIN=D(1)THEN Q=2;ELSE Q=0;END IF;
WHEN 2= IF DIN=D(2)THEN Q=3;ELSE Q=0;END IF;
WHEN 3= IF DIN=D(3)THEN Q=4;ELSE Q=0;END IF;
WHEN 4= IF DIN=D(4)THEN Q=5;ELSE Q
显示全部