Cadence spectre 教程 中科大 lab5.pdf
文本预览下载声明
IC 设计实验
实验五、Active HDL 调试、仿真 Verilog HDL
实验目的：熟悉 Active HDL 仿真软件的使用，初步掌握利用 Verilog
HDL 设计数字系统的基本步骤。
实验内容和步骤：
一、创建工程与编译
1、 创建工程
File-New-Workspace ，创建一个空的工程。
将新的工程命名为 tutorial ，并指定保存路径。务必保证 Add New
Design to Workspace 设置有效，点 OK，启动设计
显示全部