多通道缓冲串口（McBSP） .ppt

;TMS320C6000的多通道缓冲串口（Multichannel Buffered Serial Port，McBSP）是在C2x、C3x、C5x以及C54x串口的基础上发展的，它具有如下功能： （1）全双工通信； （2）允许连续的数据流的双缓冲数据寄存器； （3）收发独立的帧信号和定时信号 （4）与工业标准的编/解码器﹑模拟接口芯片（AICs）以及其他串行A/D﹑D/A转换设备接口连接； （5）数据传输可利用外部时钟或者内部可编程时钟； （6）支持以下方式的直接接口： T1/E1帧方式 MVIP兼容的交换方式和ST-BUS兼容设备，包括：MVIP帧方式、H.100帧方式和SCSA帧方式 IOM-2兼容设备 AC97兼容设备 IIS兼容设备 SPI设备 ;（7）可与多达128个通道进行多通道收发； （8）支持传输的数据字长可以是8﹑12﹑16﹑20﹑24和32位； （9）内置的μ-律和A-律压扩； （10）对8位数据的传输，可以选择LSB先或者MSB先传； （11）可编程设置帧同步信号和数据时钟信号的极性； （12）高度可编程的内部传输时钟和帧同步信号。 ;多通道缓冲串口可以分为由连接外部设备的数据通道和控制通道，原理框图如图9-1所示。通过DR和DX引脚进行数据的接收和发送，其他的4个引脚提供控制信号（时钟和帧同步）接口。设备通过可由片内外设总线访问的32位控制寄存器实现与McBSP的通信。;表9-1给出了相关的接口引脚信号。;通过使用串口控制寄存器（SPCR）和引脚控制寄存器（PCR）来配置串口。McBSP的控制寄存器及存储映射地址如表9-2所示。McBSP控制寄存器只能通过外设总线来访问。用户应该在改变串口控制寄存器（SPCR），引脚控制寄存器（PCR），接收控制寄存器（RCR）和发送控制寄存器（XCR）之前暂停McBSP，否则会导致不确定状态。 ;9.3.1 串口的复位 McBSP有两种复位的方式： 芯片复位使接收器和发送器以及采样率发生器处于复位状态，当芯片复位被清除时，FRST=GRST=RRST=XRST=0，整个串口处于复位状态； 通过设置串口控制寄存器SPCR中的XRST和RRST位，分别复位McBSP， SPCR中的GRST复位采样率发生器。 ;McBSP的时钟和帧同步信号的一个典型时序如图9-2所示。时钟CLKR和CLKX分别定义了数据的接收和发送各位之间的边界，帧同步信号FSR和FSX则定义了一个数据单元传输的开始。 ;1．??和时钟操作 接收器和发送器使用相同时钟系统，CLKRP=CLKXP。接收器和发送器使用相反的边沿，以此确保有效的数据建立和数据保持时间。图9-3说明了使用上升沿时钟的外部串行设备提供时钟的数据被McBSP接收器使用相同时钟的下降沿采样。 ;2．采样率发生器和帧 采样率发生器由三级分频器组成，提供一个可编程的数据时钟（CLKG）和帧信号（FSG）。图9-4为采样发生器的原理图。CLKG和FSG是McBSP内部信号，通过编程驱动接收或者发送时钟CLK（R/X）和帧FS（R/X）。;3．数据时钟产生 当接收/发送时钟模式设置为1时，数据时钟CLK（R/X）被内部采样率发生器输出时钟驱动。可以从如下各种数据位块中选择接收器和发送器所需的数据： 输入时钟到采样率发生器，可以使用内部时钟源或者专用的外部时钟源。TMS320C620x/C670x DSP使用CPU时钟作为采样率发生器的内部时钟源。TMS320C621x/C671x DSP使用CPU时钟的1/2作为内部时钟源。TMS320C64x DSP使用CPU时钟的1/4作为内部时钟源； 采样率发生器的输入时钟源可由可编程设置的值进行分频驱动CLKG。无论采用何种采样率发生器的源，都可在CLKSRG的上升沿产生CLKG和FSG。 ;4．帧同步产生 数据帧同步可以独立的为接收器和发送器以及所有数据延迟值编程。假设SRGR的FSGM=1，则当SPCR的FRST位设置为1时，激活帧产生逻辑，从而产生帧同步信号。帧同步编程选项如下： 具有同步脉冲之间可编程周期的帧脉冲和在采样率发生器（SRGR）中指定的可编程有效宽度； 发生器可以触发本身的帧同步信号，该信号由DSR到XSR复制产生，这将在DXR到XSR的复制时产生帧同步，数据延迟能够按照要求编程，但是最大的数据包率不能以这种方式实现； 接收器和发送器可以独立地在FSR和FSX引脚上选择一个外部帧同步。 ;5．数据和帧 （1）帧同步相位 帧同步表示McBSP传输的开始。帧同步引导的数据流最多有相位1（phase1）和相位2（phase2）两个相位。可以在RCR和XCR寄存器的（R/X）PHASE位设置相位数。每帧各相位的单元数和每单元的位数则通过（R/X）FRLEN1/2和（R/X）WDLEN1