电子设计基础计时秒表设计 毕业论文 .doc

西南科技大学信息工程学院 电子设计基础 课程设计报告 课程名称： 电子设计基础 设计题目： 计时秒表设计 姓 名： 窝底以组 学 号: 班 级： 物联1301 电 话： 指导教师： 曹文老师 起止日期： 课程设计任务书 计时秒表设计：按下启动按钮后，秒表开始计时，显示范围从0-99，前导零需要消隐，停止键按下后，记录一组数据，但计时仍然在进行，再次按下停止键,停止计时，第一次储存的数据可以通过按键方式取出并显示。  课程设计报告 一、设计任务 计时秒表设计 二、设计要求 按下启动按钮后，秒表开始计时，显示范围从0-99，前导零需要消隐，停止键按下后，记录一组数据，但计时仍然在进行，再次按下停止键,停止计时，第一次储存的数据可以通过按键方式取出并显示。 三、设计内容 设计思想 时钟源为二进制计数器提供脉冲，使二进制计数器产生相应的二进制数字，再通过译码器，使其在数码管上显示，数码管显示时，由组合逻辑电路组成的前导零消隐电路，使电路实现前导零消隐功能。当第一次按下按键的时候，计时启动；第二次按键的之后，存储数据，计时继续；第三次按键的之后，计时停止。通过其它按键可以将存储的数据显示在数码管上。可以分别在计数器和数据存储器的输出加一个74LS373，74LS373有一个特点就是：当使能端关闭之后，输出为高电平且呈现高阻状态。这样两部分就不会相互影响了。 2.设计说明 功能说明： （1）.在0S～99S范围内计时； （2）.前导零需要消隐； （3）.第一次按stop键记录一组数据，但是仍在计数； （4）.第二次按stop键停止计时； .通过按键方式将存储的数据取出，并显示。 结构分析： 可以将系统分为脉冲发生模块，计数器，数码管显示模块，寄存器模块，控制按键模块。 3.系统方案或者电路结构框图 J1连通Vcc的时候，时钟源信号传输给74LS161（四位二进制加法计数器），初值为0000，时钟源每提供一个方波信号，74LS161计数加1，当74LS161的输出值为1001时，经四位与非门，向74LS161的置数端口提供低电平，而74LS161重新置数为0000。 74LS161输出值经74LS373锁存器，传输给4511BD-5v（四线七线共阴极数码管译码器），将74LS161输出的二进制信号转换成可供数码管显示的信号。 每当74LS161（1）置数时，通过非门向74LS161（2）提供一个方波信号，从而74LS161（2）每10秒计数+1，从而实现进位功能。 通过74LS194（四位双通移位寄存器）的并行存取功能，来实现数据的记录。 4.设计方案 1.脉冲发生器设计 由于设计题目是计时秒表的设计，所以需要对二进制计数器提供1Hz的脉冲，在此方案中采用一个时钟源，为二进制计数器提供脉冲，使二进制计数器1s计时增加一次。 2.计数器设计 本系统中选用二进制计数器芯片74LS161，由于要从0—99计数，所以选用两片74LS161芯片，一个作为个位计数，一个作为十位计数，作为个位的74LS161的加计数控制端接脉冲发生器输出端，个位的仅为输出端接作为十位的74LS161的加计数控制端。74LS161输出值经74LS373锁存器，传输给4511BD-5v（四线七线共阴极数码管译码器），将74LS161输出的二进制信号转换成可供数码管显示的信号。 3.数码管显示设计 此系统中，采用数码管显示0—99的计数，在数码管输入端采用七段共阴数码管，芯片上面有消隐控制端，则可通过一些与门和非门的结合，可使电路达到前导零消隐，从而实现前导零消隐的功能要求。 4.数据存储器的设计 将二进制计数器的输出端口连接到存储器的输入端口。存储器采用并口输入并口输出的74LS194，当一个上升沿到来的时候，就可以立即存取一组数据。存储器并口输出接入74LS373。只有当其能使的时候，存储的数据才能被送到七段共阴数码管的输入端口，从而在数码管上面显示。 5.控制按键设计 对于设计要求，当按下停止键的时候，记录一组数据，计时仍在继续，当再次按下停止键的时