文档详情

基于FPGA任意波形发生器的设计开题报告.doc

发布:2017-06-13约3.22千字共6页下载文档
文本预览下载声明
武汉工业学院 毕业设计(论文)开题报告 20 13 届 毕业设计(论文)题目 基于单片机的数字时钟设计 院(系) 电气信息工程系 专业名称 通 信 工 程 学生姓名 吴 松 学生学号 090408508 指导教师 甘 露 武汉工业学院学生毕业设计(论文)开题报告表 课题名称 基于FPGA的波形发生器的设计与实现 课题类型 毕业设计 课题来源 自 拟 课 题 导 师 甘 露 学生姓名 吴松 学 号 090408508 专 业 通信工程 一.设计背景: 随着科学技术的日新月异的发展,各种各样的电子产品也正在逐步向着高精尖技术发展。电子技术广泛的应用于工业、农业、交通运输、航天航空、国防建设等国民经济的诸多领域中,数字电子技术已经广泛渗透到了人们生活的各个层面,信号发生器是一种常用的信号源,广泛应用于电子电路、自动控制和科学试验等领域。它是一种为电子测量和计量工作提供符合严格技术要求的电信号设备。因此,信号发生器和示波器、电压表、频率计等仪器一样是最普通、最基本的,也是应用最广泛的电子设备之一,几乎所有的电参量的测量都需要用到信号发生器。 传统通信信号信号的产生使用模拟方法,体积大设备笨重成本高功耗大可靠性差,且精度不高。为了避免传统通信信号信号发生技术带来的不便,DDS (直接数字频率合成Direct Digital Synthesizer) 技术被广泛的应用到信号的发生和制作。但是,为了迎合大部分普通用户适应市场需求,绝大多数的DDS集成芯片只能产生传统正弦波、矩形波、三角波等常用周期波形的信号,并且利用系统不易扩展输出信号的带宽不易提高。FPGA(Field Programmable Gate Array,现场可编程门阵列)器件具有高速、高可靠性和现场可编程等优点,已应用于数字电路设计、微处理器系统、DSP、通信及ASIC设计等不同的科技领域 。 本设计拟在DDS技术工作原理的基础上,利用FPGA的灵活性来实现信号的产生。这种设计方法不仅可以输出用户需要的任意波形,同时可以通过更改信号与计算机的通信接口来拓展端口地址空间,增加数据位数,提高频率分辨率的精度,增加信号源输出波形种类等各方面性能指标,而且该系统工作稳定、可靠成本低并具有较好的参考与实用价值。以硬件描述语言(Verilog 或 VHDL)所完成的电路设计,可以经过简 单的综合与布局,快速的烧录至 FPGA 上进行测试,是现代 IC 设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路(比如AND、OR、XOR、NOT)或者更复杂一些的组合功能比如解码器或数学方程式。在大多数的FPGA里面,这些可编辑的元件里也包含记忆元件例如触发器(Flip-flop)或者其他更加完整的记忆块。 系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来,就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变,所以FPGA可以完成所需要的逻辑功能。 FPGA一般来说比ASIC(专用集成芯片)的速度要慢,无法完成复杂的设计,但是功耗较低。但是他们也有很多的优点比如可以快速成品,可以被修改来改正程序中的错误和更便宜的造价。厂商也可能会提供便宜的但是编辑能力差的FPGA。因为这些芯片有比较差的可编辑能力,所以这些设计的开发是在普通的FPGA上完成的,然后将设计转移到一个类似于ASIC的芯片上。另外一种方法是用CPLD(复杂可编程逻辑器件备)。 max plus2仿真软件 是Altera公司推出的的第三代PLD开发系统(Altera第四代PLD开发系统被称为:Quartus,主要用于设计6万-100万门的大规模CPLD/FPGA).使用MAX+PLUSII的设计者不需精通器件内部的复杂结构。设计者可以用自己熟悉的设计工具(如原理图输入或硬件描述语言)建立设计,MAX+PLUSII把这些设计转自动换成最终所需的格式。其设计速度非常快。对于一般几千门的电路设计,使用MAX+PLUSII,从设计输入到器件编程完毕,用户拿到设计好的逻辑电路,大约只需几小时。设计处理一般在数分钟内内完成。特别是在原理图输入等方面,Maxplus2被公认为是最易使用,人机界面最友善的PLD开发软件,特别适合初学者使用。的目的、要求 因此,针对以上问题,本设计的工作包括以下几个部分: 1、FPGA集成芯片作为设计的主控芯片,实现信号源的产生; 2、要求信号源输出波形包括正弦波、矩形波、三角波和直流量四种选择; 3、对于周期输出信号设定4个,输出幅值可调。 现成的单片DDS集成芯片
显示全部
相似文档