第2章80C51单片机的硬件结构终稿.ppt

第2章 80C51单片机的硬件结构 教学重点： （1）、单片机内部RAM低128单元的分类及使用方法； （2）、单片机内部专用寄存器的功能及使用方法； （3）、单片机程序存储器前43个单元的使用方法； （4）、单片机并行I/O口结构特点与功能的关系。 教学难点： （1）、通用寄存器组的设置及使用方法； （2）、堆栈的概念及使用方法； （3）、单片机内部RAM的字节操作和位操作； （4）、80C51单片机的低功耗方式和掉电保护方式。 2.1 单片机的概念 2.2 80C51单片机的逻辑结构及信号引脚 2.2.2 80C51单片机的封装与信号引脚 2.3 80C51单片机的内部存储器 片内256字节的数据存储器地址空间又可以分为三个部分： （1）、内部数据存储器，内部RAM,低128单元，地址范围（00H～7FH），供用户使用的数据存储器单元； （2）、特殊功能寄存器（SFR），地址范围（80H～FFH）； （3）、位地址空间，地址范围（00H～FFH）。 2.3.1 内部数据存储器低128单元区 2.3.2 内部数据存储器高128单元 2.3.3 MCS-51单片机的堆栈操作 2.3.4 内部程序存储器 MCS-51单片机系统的存储器结构特点 2.4 80C51单片机的并行I/O口 2.4.1 P0口 2.4.2 P1口 2.4.3 P2口 2.4.4 P3口 2.5 80C51单片机的时钟与定时 2.5.1 时钟电路 2.5.2 定时单位 2.6 80C51单片机的系统复位 2.7 单片机低功耗工作模式 微型计算机结构框图 MCS-51单片机系统结构框图 P3口口线第二功能表 80C51单片机存储器组织结构 80C51单片机内部数据存储器低128单元配置图 通用寄存器与内部RAM字节地址对照表 80C51单片机内部RAM位寻址区的位地址 80C51单片机专用寄存器一览表 P0口电路逻辑 P1口电路逻辑 P2口电路逻辑 P3口电路逻辑 MCS-51单片机的时钟电路框图 MCS-51单片机基本定时时序关系 MCS-51单片机复位后的状态 PC： 0000H TMOD： 00H ACC： 00H TCON： 00H B： 00H TH0： 00H PSW： 00H TL0： 00H SP： 07H TH1： 00H DPTR： 0000H TL1： 00H P0～P3： FFH SCON： 00H IP： **000000B SBUF： 不定 IE： 0*000000B PCON： 0***0000 其中，*表示无关位，请注意。 ALE和/PSEN信号为无效状态，即ALE=0， /PSEN=1。 （3）复位信号及其产生 a）对复位信号的要求 复位信号必须是一个高电平有效信号，有效时间应持续24个振荡脉冲周期（二个机器周期）以 上。 b）单片机片内复位电路逻辑结构 D 1 D2 RST/V PD V CC V SS RAM 斯密特触发器 复位电路 返回 （4）复位方式 单片机的复位操作有上电自动复位和按键手动复位两种方式。 2.7.2 两种低功耗工作模式 2.7.1 单片机低功耗的意义 80C51单片机具有两种低功耗方式，即待机方式和掉电保护方式，它们都是通过对PCON（电源控制寄存器）相关位的控制来实现的。 PCON专用寄存器的格式： IDL PD GF0 GF1 / / / SMOD 位符号 B0 B1 B2 B3 B4 B5 B6 B7 位序 SMOD：波特率倍增位； GF0 GF1 ：通用标志位，由软件置位、复位； PD ：掉电方式位，PD=1，则进入掉电方式； IDL：待机方式位，ID=1，则进入待机方式 注意：PD ，IDL均通过软件置位，复位。如果PD ，IDL位 都同时为1时，则先进入掉电工作方式。 1、待机模式 a）利用指令使PCON的IDL位置“1”，80C51进入待机方式。此时振荡器仍然工作，并向中断逻辑，串行口和T/C电路提供时钟，但向CPU提供的时钟信号被切断，CPU停止工作。但CPU内部的全部状态（SP，PC，PSW ACC 及所有工作寄存器）在待机期间都被保留下来。 b）在此方式下，80C51消耗的电