数字计时器电子电工实验报告.docx

电子电工综合实验——多功能数字计时器设计姓名：刘洋洋学号：0904210139班级：电信一班院系：电光院专业：电子信息工程I、设计要求实验目的：掌握常见集成电路工作原理和使用方法。学会单元电路设计与组合方法。实验要求：实现00分00秒～59分59秒数字计时器。实验内容：设计实现信号源电路（f1=1Hz,f2=2Hz,f3=500Hz,f4=1KHz）。设计实现00分00秒～59分59秒数字计时器（计数、译码、显示）。设计实现快速校分电路（K1，2Hz,校分时秒停止，含防抖动功能）。设计实现可在任意时刻复位（K2）。设计实现整点报时电路（59分53秒、59分55秒、59分57秒【三低～f3】,59分59秒【一高～f4】）。整体完成00分00秒～59分59秒数字计时器电路。实验器材：集成电路：NE555一片(多谐振荡)CD4040一片（分频）CD4518两片（8421BCD码十进制计数器）CD4511四片（译码）74LS00三片（与非）74LS20一片（4输入与非）74LS21三片（4输入与门）74LS74一片（D触发）电阻：1KΩ（一只） 3KΩ（一只） 150Ω（四只）电容：0.047uf（一只）共阴极双字屏两块。五、数字计时器逻辑框图Ⅱ、各单元设计方法、过程、逻辑图脉冲发生电路：脉冲发生电路是为计时器提供计数脉冲的，因为设计的是计时器，所以需要产生1Hz的脉冲信号。这里采用NE555集成电路和分频器CD4040构成。555定时器不仅体积小，而且用它来构成多谐振荡器，波形稳定，上升沿和下降沿小，振幅大，占空比可调，因此越来越广泛地被用作振荡器。而后通过CD4040产生几种频率供后面使用。当将NE555连结成图13所示的自激多谐振荡电路时，输出端为周期矩形波。图13 周期矩形波发生电路震荡周期T=0.695（）C，其中，，，所以，f=4373.401Hz，产生大约为4kHz 的脉冲。将图13所示电路的输出端接至CD4040的输入端，从输出端得到分频信号1Hz（f1），作为时钟信号；从输出端得到分频信号2Hz（f2），提供给校分电路D触发器CP端和校分信号；从和输出端分别得到8分频、4分频信号500Hz（）和1KHz（），提供给报时电路。于是脉冲发生电路部分如图14所示。f2f1f3f4图14 脉冲发生电路00分00秒～59分59秒计时器电路：该电路由CD4518及74LS00组合得到。由CD4518的功能表可知，当清零端输入0，EN端为1且CP端输入时钟信号或者清零端输入0，EN端输入时钟信号且CP端为0时计数器进行计数。其输出端QD QC QB QA输出从0000到1001的循环（本设计采用后者）。所以当使用其作为分和秒的个位进行计数时不需对其进行反馈清零，而用其进行分和秒的十位计数时，需要在QD QC QB QA输出0110时对其进行清零（因为CD4518是异步清零）。所以Cr2=2QC2QB，Cr4=4QC4QB。在计时过程中，当秒个位的状态1QD1QC1QB1QA=1001时，秒十位需要接收一个进位信号来实现进位，即秒十位时钟端EN2接收的脉冲信号产生由“1”到“0”的变化时秒十位开始计数，从而实现进位。1QD只在秒个位状态由1001转变为0000时产生由“1”到“0”的变化。综上分析可得EN2=1QD。同样可以分析得到：分个位时钟端EN3=2QC，分十位时钟端EN4=3QD。秒个位时钟端外接脉冲信号。带有清零电路的六十进制计数器逻辑电路图如图15所示。校分保持秒位信号清零信号秒个位f1=1Hz清零信号清零信号清零信号秒十位分个位分十位图15 计时器逻辑电路图译码显示电路：根据CD4511的逻辑功能表可知，当、输入均为1而LE输入为0时其7个输出端分别输出一定的信号。只需将这些信号接入双字共阴显示器相对应的引脚即可使其显示我们所需要的数字。然而实际上我们需要在每个CD4511的输出端和数码管相应的输入端之间接入一个阻值为330Ω的电阻以防电流过大使数码管烧毁。由于电路的显示部分不会出现小数，故双字共阴显示器的小数点引脚悬空。显示部分电路如图16所示。从CD4518输出端接入信号图16 译码显示电路图控制器电路：校分电路：校分电路要实现的功能：电路中存在一个开关，当开关打到“正常”档时，计数器正常计数；当开关打到“校分”档时，分计数器进行快速校分（即分计数器可以不受秒计数器的进位信号控制，而选通一个频率较快的校分信号进行校分），而秒计数器保持。在任何时候，拨动校分开关，可以进行快速校分。即令计时器分为快速计数，而秒位保持。D触发器的输出端只在时钟的上升沿变化，而其他时刻保持上一次的电平，当开关在高低电平两种状态之间转换时，由于机械振动，在很短的时间内会在高低电平之间来回波动，相应的产生几个上升沿。如果直接将开关