AD9520芯片中文数据手册.pdf

12路LVPECL/24路CMOS输出时钟 发生器，集成2.8 GHz VCO AD9520-0 特性 功能框图 低相位噪声锁相环(PLL) CP LF 片内VCO调谐范围：2.53 GHz至2.95 GHz 支持最高2.4 GHz的外部3.3 V/5 V VCO/VCXO OPTIONAL REF1 R R STATUS E O MONITOR REFIN V T 1路差分或2路单端参考输入 I O N L VCO H O L 支持最高250 MHz的CMOS 、LVDS或LVPECL参考 C M P T REFIN REF2 I D 参考输入接受16.67 MHz至33.3 MHz晶振 W N S A 可选参考时钟倍频器 ZERO DELAY 参考监控功能 CLK DIVIDER