基于CPLD控制的DDS数字频率合成器设计 - sopc的资料.pdf
文本预览下载声明
维普资讯
一 1O一 《国外电子元器件》2005年第2期 2005年2月
●应 用 与 设 计
基于CPLD控制的DDS数字频率合成器设计
陈纲, 费元春
(北京理工大学微波技术研究所,北京 100081)
摘要:介绍了ADI公司新一代 DDS芯片AD9952和XllJNX公司新一代 CPLD产品XC2C128的主要
性能,提出了用XC2C128作控制电路,由AD9952构成宽带、低相噪、低功耗数字合成频率源的设计
方案,同时对如何提高DDS频谱纯度进行了探讨,给出了超宽带应用电路解决方案。
关键词:AD9952; XC2C128; 频率源; 频谱改善; 谐波; CPLD
分类号:TN741 文献标识码:A 文章编号:1006—6977(2005)02—0010—04
DesignandApplicationofDDSDigitalFrequencySynthesisBasedonCPLD
CHENG Gang, FEIYuan~hun
(MicrowaveTechnologyLab,~ifingInstituteof z0 ,Be甥 100081,ChinaJ
Abstract:Inthispaper.themainperformanceofAD9952andCoolRunnerⅡXC2C128,thenewestproductof
ADIandXILINXINCrespectivelyareintroduced.Adesignmehtodofwideband,lowphasenoiseandlowpow-
erfrequencysourcebasedOilAD9952ispresented.ThediscussiononimprovingDDSspectrumpurityisinclud-
edinhtepaper.andhteapplicationcircuitisalsogiven.
Keywords:AD9952; XC2C128; FrequencySource; SpecmmaImprovement; Harmonic; CPLD
DDS是直接数字合成 (DirectOigit~Synhtesis)技 端差分输入,并附有PLL参考时钟和可编程乘法器
术的简称,是近年来随着数字集成电路和计算机的 (4倍一20倍)。
迅猛发展而出现的一种新的频率合成技术。该技术 ●超低功耗,1.8V时的功耗小于250roW。
从相位概念出发来对频率进行合成。它采用数字取 ●内部集成有 14位DAC和超高速比较器,可
样技术,将参考信号的频率、相位、幅度等参数转变 产生高稳定度的方波输出。
成一组取样函数,然后直接运算出所需要的频率信 ●内含 32位相位累加器和 19位正弦查询表
号。由于是全数字结构,其输出信号中含有大量杂 ROM。
散谱线。另外,其超宽频带信号也将遇到谐波电平 ●含有可编程的相位 /幅度抖动电路;可以减小
高,从而难以抑制谐波等问题。这些问题严重影响了 由于相位截断和DAC量化误差带来的杂散。
DDS输出信号的频谱纯度,也成为限制其应用的主 ●DAC输出相位噪声小于 一125dBe/Hz/lkHz:
要因素。本文提出了一种解决此问题的电路方案, 动态性能为:80dBSFDR@13oMHz(偏移 ±100kHz)。
并对如何改善信号源的频谱质量进行了讨论。 ●采用 2线或3线串口控制 ,48脚 EPAD—
TQVP封装形式。
1 AD9952芯片介绍
1
显示全部