多功能家庭计时器的设计详解.doc

第一章 多功能家庭计时器的设计 设计一个基于单片机的多功能家庭计时器，该计时器可实现多种时间方案，可以时间时分显示计时，可以秒表计时，暂停继续，可以实现秒倒计时，并且倒计时结束后能实现报警。 1.1课程设计的目的： 1、巩固、加深和扩大单片机应用的知识面，提高综合及灵活运用所学知识解决实际课题设计的能力。 2、培养针对课题需要，选择和查阅有关手册、图表及文献资料的能力，提高组成系统、编程、调试的动脑动手能力。 3、通过对课题设计方案的分析、选择、比较，熟悉运用单片机系统开发、软硬件设计的方法内容及步骤。 4、掌握STC89C52，共阴极数码管,74LS138的接口电路，及使用方法。 1.2 课程设计要求： 1、熟悉组成系统中的实验模块原理，画出实验原理图。 2、写出完整的设计任务书：课题的名称、系统的功能、硬件原理图、软件框图、元件清单、程序清单、参考文献。 3、实现共多功能计时。 第2章 设计方案 2.1 系统主要功能 该系统只要实现时间计时功能，能通过4位数码管实现时分计时，秒表计时，秒倒计时并且实现报警功能。 2.2 系统硬件构成及功能 多功能计时器的设计总体框图如图所示，主要有单片机AT89C52,电源，键盘模块，译码电路，显示模块构成。 按键模块：由4个控制开关与单片机内部定时/计数功能组成的系统通过对单片机传输中断信号来实现时间的计时，暂停。 显示模块：用共阴极数码管，分别显示时分，秒计时功能。 电源模块：电源模块有220V市变电压经变压，整流，稳压得到+ 5V, + 12V的电压，维持系统正常工作。 系统的总体框图如图1所示： 图1系统总体框图 2.2.1 STC89C52单片机及其说明 STC89C52为8 位通用微处理器?? 图2 PDIP封装的AT89C52引脚图 采用工业标准的C51内核，在内部功能及管脚排布上与通用的8xc52 相同，其主要用于会聚调整时的功能控制。功能包括对会聚主IC 内部寄存器、数据RAM及外部接口等功能部件的初始化，会聚调整控制，会聚测试图控制，红外遥控信号IR的接收解码及与主板CPU通信等。主要管脚有：XTAL1（19 脚）和XTAL2（18 脚）为振荡器输入输出端口，外接12MHz 晶振。RST/Vpd（9 脚）为复位输入端口，外接电阻电容组成的复位电路。VCC（40 脚）和VSS（20 脚）为供电端口，分别接+5V电源的正负端。P0~P3 为可编程通用I/O 脚，其功能用途由软件定义，在本设计中，P0 端口（32~39 脚）被定义为N1 功能控制端口，分别与N1的相应功能管脚相连接，13 脚定义为IR输入端，10 脚和11脚定义为I2C总线控制端口，分别连接N1的SDAS（18脚）和SCLS（19脚）端口，12 脚、27 脚及28 脚定义为握手信号功能端口，连接主板CPU 的相应功能端，用于当前制式的检测及会聚调整状态进入的控制功能。 P0 口 　　P0 口是一组8 位漏极开路型双向I/O 口， 也即地址/数据总线复用口。作为输出口用时，每位能吸收电流的 　　方式驱动8 个TTL逻辑门电路，对端口P0 写“1”时，可作为高阻抗输入端用。 　　在访问外部数据存储器或程序存储器时，这组口线分时转换地址（低8 位）和数据总线复用，在访问期间激活内部上拉电阻。 　　在Flash 编程时，P0 口接收指令字节，而在程序校验时，输出指令字节，校验时，要求外接上拉电阻。 P1 口 　　P1 是一个带内部上拉电阻的8 位双向I/O 口， P1 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑 门电路。对端口写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口。作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。 Flash 编程和程序校验期间，P1 接收低8 位地址。 P2 口 　　P2 是一个带有内部上拉电阻的8 位双向I/O 口，P2 的输出缓冲级可驱动（吸收或输出电流）4 个TTL 逻辑 　　门电路。对端口P2 写“1”，通过内部的上拉电阻把端口拉到高电平，此时可作输入口，作输入口使用时，因为内部存在上拉电阻，某个引脚被外部信号拉低时会输出一个电流(IIL)。 　　在访问外部程序存储器或16 位地址的外部数据存储器时，P2 口送出高8 位地址数据。在访问8 位地址的外部数据存储器时，P2 口输出P2 锁存器的内容。 　　Fla