半定制设计模式.ppt

EE141 VLSI集成电路和系统设计 半定制设计模式 第一页，共42页 §1 引 言 按版图设计自动化程度分: 手工设计 半自动设计 全自动设计 按版图结构及制造方法分: 半定制（semi-custom） 全定制（full-custom） 第二页，共42页 §2 门阵列、宏单元阵列及门海 一、门阵列设计模式(gate array ） 门阵列设计模式又称为母片（master slice）法。它预先设计和制造好各种规模的母片，如1000门，3000门，5000门，10000门……母片上除其金属连线及引线孔以外的各层图形均是固定不变的，且以阵列形式排列。 第三页，共42页 母片结构 第四页，共42页 基本单元 在门阵列母片中，一个基本单元是以三对或五对管子组成，基本单元的高度，宽度都是相等的，并按行排列。 第五页，共42页 单元库中存放的信息： NAND3 电路图 逻辑图 版图：孔、引线 电路参数： 扇入，扇出 门延迟时间 第六页，共42页 单元库 单元库中存有上百种不同功能的单元电路，这些单元作为系统设计的基础，可以重复使用。它是由Foundry提供的。 门阵列的生产制造可以分为两个相对独立的过程： 第一个过程是母片的制造，同时提供与之配套的单元库。 第二个过程是根据用户所要实现的电路，完成母片上电路单元的布局及单元间连线。然后对这部分金属线及引线孔的图形进行制版、流片。 第七页，共42页 门阵列的设计流程 门阵列设计的优点： （1）事先制备母片，使设计周期缩短。 （2）母片及库单元都是事先设计好，并经过验证。因此，正确性得到保证。 （3）门阵列模式非常规范，自动化程度高。 （4）价格低，适合于小批量的ASIC设计。 第八页，共42页 门阵列设计的缺点： （1）芯片利用率低，70%左右。 （2）不够灵活，对设计限制太多。 （3）布通率不能做到100%布通，要人工解决剩线问题。 第九页，共42页 二、宏单元阵列模式（macro-cell array） 为了提高门阵列的芯片利用率，一种改进的结构是去掉垂直方向的走线通道，跨越单元行的线可以利用空闲栅来完成。 第十页，共42页 三、门海设计模式（sea of gates） 门海设计模式进一步改进了宏单元阵列的版图结构，取消了水平方向的走线通道，成为一种无通道（channel-less）的门阵列，它仍然保留了半定制设计法的优点：母片预制。 第十一页，共42页 §3 标准单元设计模式 （Standard Cell Design Style） 标准单元设计与门阵列设计的最大区别是它没有母片。但是，它有单元库，版图中晶体管的排列是规则的，在制造时，需要从头开始制版。 第十二页，共42页 标准单元设计模式 第十三页，共42页 标准单元设计方法 标准单元中的基本单元是等高的并按行排列 行与行之间留有水平布线通道 单元行之间的垂直方向有垂直走线道、内部走线道。 电源、地线水平规则排列。 第十四页，共42页 单元库 单元库中存有100~200种单元电路 单元名、逻辑图、电路图、电路参数、物理版图。 单元的逻辑功能、电学性能及几何设计规则等都是经过验证和分析的。 单元物理版图包括各层图形。 I/O单元的设计。 第十五页，共42页 输入保护单元 第十六页，共42页 输出驱动单元 第十七页，共42页 去掉金属铝 第十八页，共42页 标准单元模式的优点 （1）比门阵列更加灵活的布图方式。 （2）可以解决布通率问题，达到100%布通率。 （3）单元库预先设计，可以提高布图效率。 （4）标准单元设计模式，由于其自动化程度高、设计周期短、设计效率高。十分适用于ASIC的设计，是目前应用最广泛的设计方法之一。 第十九页，共42页 标准单元的改进 增加了布线层数（3~8层）和采用“跨单元布线”（over-cell routing）技术。 允许出现双高的单元。 单元引线端的位置也可以任意，不一定要在单元的上下边界上，这样有利于提高芯片的利用率。 含有大模块的标准单元，给自动布图算法带来了一定难度。 无通道的标准单元。 第二十页，共42页 标准单元布图模式存在的问题 当工艺更新之后，标准单元库要随之更新，这是一项十分繁重的工作。 为了解决人工设计单元库的费时问题，设计重用（Reuse）技术可用于解决单元库的更新问题。 混合模式的标准单元布图算法研究。 第二十一页，共42页 标准单元布图流程 Netlist Library Technology constraints Global Slo