HDB3码编码器设计.doc

数字通信原理课程设计报告书 课题名称 HDB3码编码器设计 姓 名 学 号 院、系、部 物理与电信工程系 专 业 通信工程 指导教师 2010年 1 月15日 设计任务及要求 设计目的 了解HDB3码的编码规则，AMI码的构成规则HDB3码编码器的原理以及相关软硬件的知识。熟练运用EDA工具软件，并运用其来完成相关设计。 设计要求 在掌握了HDB3码的编码规则和软硬件相关知识后，运用所学的EDA知识，进行程序设计。并完成仿真，用实际操作来验证所学的理论知识， 当仿真结果正确时说明该设计是成功的。  指导教师签名： 2010年 1 月 日 二、指导教师评语： 指导教师签名： 2010年 1 月 日 三、成绩 验收盖章 2010年 1 月 日 HDB3码编码器设计 1 设计目的 了解HDB3码的编码规则，知道AMI码的构成规则。掌握HDB3码编码器的原理以及相关软硬件的知识。熟练运用EDA工具软件，并运用其来完成相关设计。 设计原理 ?? 编码的实现是根据HDB3码编码原理把二进制码编码成两路单极性的码字输出，之后经过单双变换模块形成HDB3码。在编码过程中，要经过连0检测、破坏节判断、破坏节间“1”的个数判断、调整“1”的符号输出等步骤，编码部分可分为4个模块。 设计过程 3.1 HDB3编码原理 要了解HDB3码的编码规则，首先要知道AMI码的构成规则，AMI码就是把单极性脉冲序列中相邻的“1”码(即正脉冲)变为极性交替的正、负脉冲。将“0”码保持不变，把“1”码变为+1、-1交替的脉冲。如表3.： 表3.NRZAMI NRZ 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 AMI -1 0 0 0 0 +1 0 0 0 0 -1 +1 0 0 0 0 -1 +1 HDB3码是一种AMI码的改进型，它的编码原理可简述为，在消息的二进制代码。 (1)当连“0”码的个数不大于3时，HDB3编码规律与AM码变为“+1”、“-1”交替脉冲。 (2)当代码序列中出现4个连“0”码或超过4个连“0”码时，把连“0”段按4个“0”分节，即“0000”，并使第4个“0”码变为“1”码，用V脉冲表示。这样可以消除长连“0”现象。为了便于识别V脉冲，使V脉冲极性与前一个“1”脉冲极性相同。这样就破坏了AMI码极性交替的规律，所以V脉冲为破坏脉冲，把V脉冲和前3个连“0”称为破坏节“000V”。 (3)为了使脉冲序列仍不含直流分量，则必须使相邻的破坏点V脉冲极性交替。 (4)为了保证前面两条件成立，必须使相邻的破坏点之间有奇数个“1”码。如果原序列中破坏点之间的“1”码为偶数，则必须补为奇数，即将破坏节中的第一个“0”码变为“1”，用B脉冲表示。这时破坏节变为“B00V”形式。B脉冲极性与前一“1”脉冲极性相反，而B脉冲极性和V脉冲极性同。如表3.2： 表3.2 三种码型对照 NRZ 1 0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 1 1 AMI -1 0 0 0 0 +1 0 0 0 0 -1 +1 0 0 0 0 -1 +1 HDB3 -1 0 0 0 -V +1 0 0 0 +V -1 +1 -B 0 0 -V +1 -1 3.2 HDB3编码器的VHDL建模????? ?HDB3码的VHDL建模思想是在消息代码的基础上，依据HDB3编码规则进行插人“V”符号和“B”符号的操作，且用2位二进制代码分别表示。最后完成单极性信号变成双极性信号的转换。其编码模型如图3.所示。 图3. HDB3编码器模 3.3 插“V”模块的实现 插“V”模块主要是对消息代码里的四连0串的检测，即当出现四个连0串的时候，把第四个“0”变换成符号“V”，用 “11”标识。 “1”用“01”标识，“0”用“00”标识。其模型如图3.所示。 图3. 插V模型 3.4 插“B”模块的实现 “B”模块的建模思路是当相邻“V”符号之间有偶数个非0符号时，把后一小段的第1个“0”变换成一个“B”符号。可用一个4位的移位寄存器来实现延迟，这样经插“V”处理过的码元，可在同步时钟的作用下同时进行是否插“B”的判决，等到码元从移位寄存器里出来的时候，就可以决定是应该变换成“B”