计算机体系结构试题汇总.doc

计算机系统结构 姓名： 学号： 简答题（每小题10分，共20分） 简述使用物理地址进行DMA存在的问题，及其解决办法。 从目的、技术途径、组成、分工方式、工作方式等5个方面对同构型多处理机和异构型多处理机做一比较（列表）。 二、（60分）现有如下表达式： Y ＝ a × X 其中：X和Y是两个有64个元素的32位的整数的向量，a为32位的整数。假设在存储器中，X和Y的起始地址分别为1000和5000，a的起始地址为6000。 1．请写出实现该表达式的MIPS代码。 2．假设指令的平均执行时钟周期数为5，计算机的主频为500 MHz，请计算上述MIPS代码（非流水化实现）的执行时间。 3．将上述MIPS代码在MIPS流水线上（有正常的定向路径、分支指令在译码段被解析出来）执行，请以最快执行方式调度该MIPS指令序列。注意：可以改变操作数，但不能改变操作码和指令条数。画出调度前和调度后的MIPS代码序列执行的流水线时空图，计算调度前和调度后的MIPS代码序列执行所需的时钟周期数，以及调度前后的MIPS流水线执行的加速比。 4．根据3的结果说明流水线相关对CPU性能的影响。 三、（20分）请分析I/O对于性能的影响有多大？ 假设： I/O操作按照页面方式进行，每页大小为16 KB，Cache块大小为64 B；且对应新页的地址不在Cache中；而CPU不访问新调入页面中的任何数据。 Cache中95%被替换的块将再次被读取，并引起一次失效；Cache使用写回方法，平均50%的块被修改过；I/O系统缓冲能够存储一个完整的Cache块。 访问或失效在所有Cache块中均匀分布；在CPU和I/O之间，没有其他访问Cache的干扰；无I/O时，每1百万个时钟周期中，有15,000次失效；失效开销是30个时钟周期。如果替换块被修改过，则再加上30个周期用于写回主存。计算机平均每1百万个周期处理一页。 试题二 姓名： 学号： 一、名词解释（每题3分，共15分） 1. Cache 2:1 经验规则 3. 同构型多处理机 5. 堆栈型机器 2. 计算机体系结构 4. 通道处理机  二、填空（每空1分，共20分) 设计I/O系统的三个标准是（ ）、（ ）和（ ）。 存储器层次结构设计技术的基本依据是程序的（ ）。 相联度越高，（ ）失效就越少；（ ）失效不受Cache容量的影响，但（ ）失效却随着容量的增加而减少。 在虚拟存储器中，一般采用（ ）地址映象方法和（ ）更新策略。 计算机系统中提高并行性的技术途径有（ ）、（ ）和（ ）三种。在高性能单处理机的发展中，起主导作用的是（　　　　）。 在处理机中，若指令序列完成的顺序总是与它们开始执行的顺序保持一致，则只可能出现（　　　）相关,否则就有可能出现（　　　）、（　　　）和（　　　）相关。 对向量的处理有（ ）方式、（ ）方式、（ ）方式。 三、简答题（每题6分，共24分） 任写出三种Cache的优化技术，并简述其基本思想。 在指令集结构设计中，应该考虑哪些主要问题？ 数据相关有哪几种类型？解决数据相关有哪些主要方法？ 试以系列机为例，说明计算机体系结构、计算机组成和计算机实现三者之间的关系。 四、计算题 1. 给定以下的假设，试计算直接映象Cache和两路组相联Cache的平均访问时间以及CPU的性能。由计算结果能得出什么结论？ 理想Cache情况下的CPI为2.0，时钟周期为2 ns，平均每条指令访存1.4次。 两者Cache容量均为128 KB，块大小都是32字节。 组相联Cache中的多路选择器使CPU的时钟周期增加了10%。 这两种Cache的失效开销都是80 ns。 命中时间为1个时钟周期。 128 KB直接映象Cache的失效率为1.0%，128 KB两路组相联Cache的失效率为0.7%。（15分） 2. 计算机系统字长64位，包含三个选择通道和一个多路通道，每个选择通道上连接了两台磁盘机和三台磁带机，多路通道上连接了了两台行式打印机，两台读卡机、10台终端，假定各设备的传输率如下：磁盘机：600 KBps，磁带机：200 KBps，行打机：6.6 KBps，读卡机：1.2 KBps，终 端：1 KBps。计算该计算机系统的最大I/O数据传输率。（6分） 3. 某计算机系统采用浮点