通达电工电子基础实验B第6次课第11周.ppt

电工电子基础实验B第6次课 组合逻辑电路实验提示 一、P171—1 测试74LS00与非门的逻辑功能 74LS00是四2输入与非门(手册P84图4-25管脚图) 测试时Vcc与GND间接通5V电源（14脚接+5V，7脚接地）， 作静态测试：4个与非门的8个输入端分别依次接实验箱K1~K8，4个输出端分别依次接实验箱CZ21~CZ28中的4个。按下表检测其逻辑功能： 二．P171—5：设计一数字锁逻辑电路，该锁有三个按钮A、B、C，当A、B、C同时按下，或A、B同时按下，或只有A或B按下时开锁，如果不符合上述条件应发出报警。 设开锁成功F1=1，绿灯亮。开锁不成功报警F2=1，红灯亮。其余情况F1=0，F2=0。 注意题意中隐含的条件：不开锁（不按任何键）时，即不开锁成功，也不报警。 根据题意列出真值表 根据真值表写出逻辑表达式，化成与非式 画出电路原理图，标注器件型号、管脚号 搭电路，检查无误后作静态测试： A、B、C分别依次接实验箱K1~K8中的任意3个，F1、F2分别接实验箱逻辑电平显示中的2个。检测其逻辑功能是否与真值表一致 三．P171—6* 有一组逻辑电路如图7.8.4所示。（1）试用示波器来判断是否存在、险象的类型及出现的条件。（3）换用修改逻辑设计的方法来消除所出现的险象，并通过Multisim 2001仿真软件验证。 逻辑险象（冒险）：数字电路中出现了违背真值表所规定的逻辑电平 逻辑冒险：输入信号所经路径不同而引起的冒险 功能冒险：多个输入信号同时变化的瞬间，由于变化的快慢不同而引起的冒险 判断逻辑险象 由卡诺图可见原逻辑表达式F=AB+A’C（黑色所圈）出现了 “相切”的卡诺圈（红线处），相切部分未被另外卡诺圈包围，即可断定存在逻辑冒险。 卡诺图中增加一个绿线所圈的“搭接块” （即逻辑表达式中的多余项），可消除逻辑险象，于是F=AB+A’C+BC。 判断功能冒险： 在卡诺图中： 有两个或两个以上变量变化 变化前后函数值相同 若不变的输入组成的乘积项所圈的卡诺圈中有“1”也有“0”，则存在功能冒险，若取值相同，则无功能冒险 消除逻辑险象 增加多余项，可消除逻辑冒险 输出端加滤波电容，可消除逻辑冒险和功能冒险 加取样脉冲，可消除逻辑冒险和功能冒险 数据选择电路实验提示 测试74LS153的逻辑功能 按右侧逻辑功能表进行静态测试 输入接K1~K7，输出接发光二极管 二、 P176 - 3 2、 装配和调测 CP脉冲取实验箱上8kHz矩形波（S1状态，U23插孔）。 先装调M=7（000~110）的计数器，并用示波器检测QA、QB、QC波型是否正确。然后连接数据选择器，用示波器观测和记录CP和序列信号的波形。 安装时勿漏接集成电路的电源和GND脚，勿漏接各控制脚。 示波器观测CP和序列信号的波形时请注意： 输入耦合方式取“直流”； 垂直偏转取“2V/div”，波形分别调到上、下半屏； 两地线黑夹子只需用一个（观测CP通道的不用 ）； 内触发信号取用序列信号（上升沿少）的通道，并将调整触发电平到序列信号上； 适当调整波形的水平宽度和移位，使显示的序列信号波形不少于完整的一周期。 1、设计思路： 此题可理解为产生序列信号F 可用单片74LS151或单片74LS153（需级联，增加反相器和二输入或门各一个）实现。数据输入端预置D0 = D4 = D5=“1”，其余为零。 2 调测 可作静态测试，数据选择器的地址端接实验箱的K1~K8任3个插孔，输出送逻辑电平显示发光管任1个插孔。按动与输入插孔相连的3个开关（000~111），检查、核对输出是否满足要求。 动态测试，用74160或74161作模8计数器，为MUX提供地址信号（CP频率为8kHz左右）。用双踪示波器同时观测CP和输出信号，核对其时间关系。 * * 实验内容内容 1.组合逻辑电路实验 P171 1、5、6、 2. 数据选择电路 P176 1、3、4、 1 1 1 1 1 1 1 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 11脚 13脚 12脚 8脚 10脚 9脚 6脚 5脚 4脚 3脚 2脚 1脚 输出 输入 输出 输入 输出 输入 输出 输入 00 01 11 10 1 0 0 0 1 1 1 1 0 0 C AB 判断逻辑冒险： 当逻辑函数中出现下列结果时将出现逻辑险象： 0－1－0型险象 1－0－1型险象 例1、ABC从011变为110，B是不变的变量，函数值为1，圈乘积项为B的卡诺圈，圈中有“1”也有“0”，则存在功能冒险 例2、 ABC从001变为111，C是不变的变量，函数值为1，圈乘