计数器及数码显示实验报告.docx

北华航天工业学院

北华航天工业学院

课程设计报告(论文)

课设名称：EDA技术与应用

设计课题：计数器及数码显示综合设计

专业班级：B12241 学生姓名：白冬雪田尉均 指导教师：齐建玲 设计时间：2014年12月15日

北华航天工业学院

北华航天工业学院电子工程系

EDA_课程设计任务书

姓名：

白冬雪田尉均

专业：

测控技术与仪器

班级：

B12241

指导教师：

齐建玲

职称：

教授

课程设计题目：计数器及数码显示综合设计

已知技术参数和设计要求：

①总体设计要求：设计一个能在7段数码管上动态刷新显示十进制、十二进制、六十进制、四位二进制计数器计数结果的VHDL语言程序并在EDA实验开发

系统上实现该功能。

②技术要点：VHDL语言编辑程序、共阴7段数码管及FPGA可编程芯片的工作原理与连线。

所需仪器设备：实验箱，电脑

成果验收形式：实验报告，硬件实验结果

参考文献：

李国洪、胡辉、沈明山等编著《EDA技术与实验》一机械工业出版社出版。

时间安排

2014年12月14日-15日编辑VHDL语言程序

2014年12月16日硬件调试程序

2014年12月17日实验箱答辩验收

指导教师：齐建玲教研室主任：王晓

2014年12月17日

北华航天工业学院

内容摘要

用VHDL语言在MAX+PLUS2环境下

设计一个带使能输入、进位输出及同步清零的十进制计数器。

设计一个带使能输入及同步清零的十二进制计数器。

设计一个带使能输入及同步清零的六十进制加法计数器。

设计一个四位二进制可逆计数器。

设计一个共阴7段数码管控制接口，在时钟信号的控制下，使六位数码管动态刷新显示上述计数器的计数结果。

最后在EDA实验开发系统实验操作。

北华航天工业学院

目录

一、概述 1

二、方案设计与论证 1

三、单元电路设计与参数计算 1

1、十进制计数器 1

2、十二进制计数器 2

3、六十进制计数器 3

4、十六进制可逆计数器 4

5、六进制计数器 5

6、数据选择器 6

7、4-7译码器 7

四、顶层文件截图 8

五、安装与调试 8

六、心得体会 8

1.实验注意事项 8

2.收获与体会 9

0

北华航天工业学院

一、概述

用VHDL语言在MAX+PLUS2环境下

设计一个带使能输入、进位输出及同步清零的十进制计数器。设计一个带使能输入及同步清零的十二进制计数器。

设计一个带使能输入及同步清零的六十进制加法计数器。设计一个四位二进制可逆计数器。

设计一个共阴7段数码管控制接口，在时钟信号的控制下，使六位数码管动态刷新显示上述计数器的计数结果。

2、方案设计与论证

四个计数器同时开始计数，通过计数器的使能端可以随时控制计数器是否继续工作，通过同步清零端可以随时把任何一个计数器清零重新开始计数。四位二进制可逆计数器可以随时进行加计数或减计数。

通过六进制计数器扫描数码管和作为对其他4个计数器的选择信号，再通过一个数据选择器选择出计数器的输出信号，通过4-7译码器的输出信号在数码

当时钟信号频率足够大时可以实现六个数码管“同时”显示各计数器的计数结果。因为人的眼睛分辨不出各数码管的快速跳变。所以能实现所要求的同步计数的目的。

三、单元电路设计与参数计算

1、十进制计数器①代码：

LIBRARYIEEE;

USEIEEE.STD_L0GIC_1164.ALL;

USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYJINZHI10IS

PORT(CLK,en,rst:INSTD_LOGIC;

ci:0UTSTD_LOGIC;

dout:BUFFERSTD_LOGIC_VECTOR(3DOWNTO0));

ENDJINZHI10;

ARCHITECTUREABCOFJINZHI10IS

BEGIN

ci=IWHENdout=1001”ANDen=1ELSE0’;

PROCESS(CLK,en,rst)BEGIN

IFRISING_EDGE(CLK)THEN

IFrst=1’THEN