《单片无线发射与接收电路设计》课件第3章.ppt

2．调制方式选择

在MODE引脚为逻辑低电平时，选择OOK调制方式，调制通过控制功率放大器(PA)导通和截止来完成。逻辑电平加在DATA引脚端控制输出级的状态。DATA=0使输出级截止，DATA=1使输出级导通。

如果一个逻辑高电平加在MODE引脚端，则选择FSK调制方式。FSK调制是通过牵引晶体(CrystalPulling)频率来完成的。一个内部开关接到CFSK引脚端，通过CFSK引脚端，内部开关(转换)外部晶体的负载电容，其结构如图3.11.1(a)、(b)所示。图3.11.1通过CFSK引脚端，内部开关(转换)外部晶体的负载电容的结构形式逻辑电平加在DATA引脚端控制内部开关状态：DATA=0使开关截止，DATA=1使开关导通。DATA引脚端输入在内部与基准信号同步。数据占空因数抖动不能超过基准周期±1(13.56MHz晶振，±75ns)。FSK调制是通过牵引晶体频率来完成的，这意味着RF输出频偏等于晶振的频偏乘以PLL分频率。3．射频输出级

RF输出级是一个单端的方波开关电流源，在输出电流中存在谐波，发射的绝对功率电平与天线特性和输出功率有关。在典型的应用中符合ETSI标准。

连接到REXT引脚端的电阻REXT控制输出功率，REXT的大小根据发射功率和电流消耗选择。输出电压在内部被钳位到VCC±2Vbe(典型值为VCC±8.12V，在TA=25℃时)。4．微控制器接口

微控制器通过4个数字输入端口(EABLE、DATA、BAND、MODE)对芯片进行控制，可以设置频段、调制方式和使能电路。

一个数字输出(DATACLK)为微控制器提供频率等于基准频率64分频的数字时钟。晶体振荡器频率为9.84/13.56MHz时，DATACLK(数字时钟)频率为154/212kHz。5．状态机

状态机有以下4个工作状态。

(1)状态1：电路在待机模式，消耗极少的电流。

(2)状状2：在这个状态下，PLL在锁定范围之外。RF输出级为关闭状态，阻止RF发射。在DATACLK引脚端上的数据时钟信号是有效的。在任意时间使能芯片，状态机立即通过这个状态。

(3)状态3：在这个状态下，PLL在锁定范围之内。如果ttPLL_lock_in，则PLL保持在捕获模式下；如果t≥tPLL_lock_in，则PLL锁定。在DATA引脚端上输入的数据在RFOUT引脚端输出，RFOUT引脚端的输出信号的调制方式由MODE引脚端的电平控制。

(4)状态4：当电源电压下降到低于关闭阈值电压时，电路关闭。输入一个低电平在ENABLE端口上，可以脱离这个状态。6．电源管理

当电池电压下降到低于关闭阈值电压时，电路关闭。直到有一个低电平输入到ENABLE端口上，才可以脱离这个状态。3.11.3MC33493应用电路

MC33493FSK调制应用电路和印制板图如图3.11.2～图3.11.4所示。应用电路中包含有一个MotorolaMC68HC908RK2微控制器，工作在FSK调制方式，fcarrier=433.92MHz。图3.11.2中，晶振Y1在不同的频段选择不同的数值，在315MHz频段是9.84MHz，在434MHz频段和868MHz频段是13.56MHz；R1(REXT)设置RF输出电平；C3、C4为晶振负载电容，C3、C4的值等于PCB中的杂散电容；C2、C6为电源去耦电容。图3.11.2MC33493FSK调制应用电路电原理图图3.11.3MC33493FSK调制应用电路印制电路板图(元器件面)图3.11.4MC33493FSK调制应用电路印制电路板图(底层)3.12nRF902/nRF904862～870MHz/902～928MHzFSK/ASK发射电路

3.12.1nRF902/nRF904主要技术特性

nRF902/nRF904是一种符合欧洲ETSII-ETS300220规范(nRF904还符合北美(FCC)标准CFR47第15章的要求)的发射器芯片，适合在报警器、自动读表、无键进入、家庭自动化、遥控、无线数字通信等系统中应用。

nRF902/nRF904的频率范围为862～870MHz/902～928MHzISM频带。发射器集成有频率合成器、功率放大器、晶体振荡器和调制器。由于使用晶体振荡器稳定的频率合成器，因此频率漂移低，完全比得上基于SAW谐振器的解决方案。它们的输出功率和频偏可通过外接的电阻编程，输出功率为10dBm，推荐天线通道的差动负载阻抗为400Ω，FSK数据速率50kb/s，ASK数据速率为10kb/