硬件描述语言及FPGA设计复习要点.docx

《硬件描述语言及FPGA设计》复习要点：

一、 名词解释

⑴设计方法：自顶向下和自底向上，以自顶向下为主要设计。

综合：指的是将较高级抽象层次的设计描述自动转化外较低层次的描述过程。

EDA:电子设计自动化

HDL:硬件描述语言

SoC:系统芯片

ASIC:专用集成电路

PLD:可编程逻辑器件

CPLD:复杂可编程逻辑器件

FPGA:现场可编程门阵列

LUT:查找表

JTAG:联合测试行动组

10.ISP:在系统编程

IP核：完成某种功能的设计模块

逻辑综合：将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图描述，依据给定的硬件结构和约束控制条件进行编译、优化和转换，最终获得门级电路甚至更底层的电路描述网表文件的过程。

设计输入：将设计者所设计的电路以开发软件要求的某种形式表达出来，并输入到相应软件中的过程。

下载：把适配后生成的编程文件装入到PLD器件中的过程

FSM:有限状态机

UDP：用户自定义

NS：次态

OL：输出逻辑

二、 填空

EDA就是以计算机为工作平台，以EDA软件工具为开发环境，以PLD器件或者ASIC专用集成电路为目标器件设计实现电路系统的一种技术。

在数字电路设计过程中，W合是将软件转化为硬件电路的关键步骤，是文字描述与硬件实现的一座桥梁。

通常，将对CPLD的下载称为编程，对FPGA中的SRAM进行直接下载的方式称配置。

仿真时是否考虑硬件延时分类，可分为功能仿真和时序仿真。

5.IP核主要包括硬核、固核和软核。

当前最流行的并且成为IEEE标准的硬件描述语言包括VerilogHDL和VHDL。

当前EDA设计中普遍采用的方法是：自顶向下。

PLD按照编程工艺和编程元件可以分为采用熔丝（Fuse）、采用反熔照（Antifuse）、采用紫外线榛出、点编程方式的器件、EEPROM型、闪速存储器（Flash）型和采用静态存储器（SRAM）机构的器件

简单PLD包括PROM、PLA、PAL和GAL四类。

PLD按不同的内部结构可分为基于乘积项结构的PLD器件和基于查找表结构的PLD器件，前者的典型代表是CPLD，后者的典型代是SRAM。

PLD的开发中常用的测试技术是：边界扫描测试技术。

FPGA器件主要有两类配置方式：主动配詈模式和被动配詈模式。

Cyclone器件支持的配置方式有JTAG模式、PS模式和A模式。—

14.官出下图所示F0和F1的表达式：F0= 4*A）4*A） ,F1=

A*A+A*A

verilog程序都是由_模块构成的，每个verilog程序包括4个主要的部分，分别是模块声明、端口定义、信号类型声明、逻辑功能描述。

端口是模块与外界连接和通信的信号线，有三种类型，分别是输入端口、输出端口、输入/输出端口。

always过程语句既可以用来描述时序电路，也可以描述组合电路。

always过程块列表中的敏感信号的表达方式有多种：用斗连接所有的敏感信号、可

以用来区分或连接所有的敏感信号和敏感信号表达式 。

调用元件的格式是：门元件关键字例化门元件名（输入端口列表，输出端口列表）。

用verilog描述电路需要注意的是：存盘的文件名与Verilog模块名一致，文件名的后缀是.v。

Verilog程序由各种符号流构成，符号包括空白符、操作符、数字、字符串、注释、标示符、关键字。

Verilog中的标识符可以是任意一组字母、数字以及符号“$”和“-”的组合，但标识符的第一个字符必须是字母或者“-”。

Verilog中的常量主要有如下3种类型： 整数、实数、字符串。

在整数的书写规则里，x（或z）在二讲制中代表1位x（或z），在八讲制中代表3位x（或z），在十六进制中代表_^位x（或z），它代表的宽度取决于讲制。

在位宽和之间，以及进制和数值之间允许出现空格，除此之外不允许出现空格。

当位宽与进制缺省时表示的是十进制数。

如果定义的位宽比实际的位数长，通常在其左边补零。但如果数最左边一位为x（或z），那么就相应地在左边补x（或z）。如果定义的位宽比实际的位数小，左边的位截掉。

实数的表示方法有十进制表示法和 科学计数法，实数转换为整数的方法是四舍

五入。

Verilog有四种基本的逻辑状态，分别是0、1、X或x、Z或z。

向量的定义形式为：类型[MSB:LSB]向量名。A=mybyte[6]是对向量A进行了位赋值，B=mybyte[5:2]是对向量B进行了域赋值。用这两种形式赋值的时候应当注意应使等号左右两端的宽度要一致。

存储器由一组寄存器构成的阵列，用verilo