毕业论文-基于NiosII控制的DDS数字信号发生器.doc

基于NiosII控制的DDS数字信号发生器 摘要 本文利用SOPC技术开发DDS数字信号发生器，主要讨论了数字信号发生器中DDS模块的设计实现以及基于NiosII软核处理器的控制系统的开发过程。 本文的使用了QuartusII 9.0中SOPC Builder工具将设计好的CPU(NiosII)模块和DDS信号发生器模块下载到基于理学院EL-EDA-VI实验箱的CycloneII （EP2C35F484C8） FPGA器件中。CPU模块通过人工输出频率控制字和波形控制字来控制DDS数字信号发生器，若要生成模拟信号，将输出送到D/A转换器，经低通滤波器平滑得到所需信号。其中DDS模块是数字信号发生器的核心部件，包括相位累加器，包括加法器和寄存器、波形存储器,它的相位累加部分和波形存储部分在FPGA中实现，针对这个部分，本文对DDS原理做了讨论和分析，然后用VHDL语言实现了每个组件，并用数据总线将它们连接形成一个模块组件。 基于NiosII的DDS数字信号发生器控制系统开发包括俩个部分，硬件部分和软件部分。硬件部分是由SOPC Builder开发工具搭建而成，本文在FPGA上实现了适用于NiosII系统的Flash控制器、LCD控制器等组件，再结合SOPC Builder中自带的标准控制器和外设，自己编写连接的DDS模块，完成NiosII系统；在软件方面，本文运用C语言编程，实现了波形可变、频率可调。最后，系统通过了嵌入式逻辑分析仪的硬件测试，基本实现了数字信号发生器的功能。 关键词：NiosII,DDS,FPGA,软核,Jtag DDS Signal Generator Based on NiosII electronic information science and technology 11-2 Feng Bin Supervisor Zhou Yue Abstract Based?on?the?DDS?NiosII?digital?signal?generator?control?system?development?consists?of?two?parts,?hardware?part?and?software?part.?Hardware?part?is?developed?by?SOPC?Builder?tool?set?up,?based?on?the?FPGA?to?realize?the?Flash?controller,?LCD?controller?is?suitable?for?the?NiosII?system?components,?such?as?combining?SOPC?Builders?own?standard?controller?and?peripherals,?write?your?own?connection?of?DDS?module,?complete?the?NiosII?system;?In?the?aspect?of?software,?this?paper?USES?the?C?language?programming,?realize?the?waveform,?frequency?variable?is?adjustable.?Finally,?the?system?through?the?embedded?logic?analyzer?hardware?testing,?basically?realized?the?function?of?digital?signal?generator. Key words: NiosII, DDS，FPGA，Soft-Core，Jtag 目录 1 绪论 1 1.1 DDS信号发生器背景概述 1 1.2 DDS信号发生器的当下现状 2 1.3 SOPC解决方案及本设计方案的选择 2 2 SOPC系统开发概述 4 2.1 可编程逻辑器件概述及开发环境概述 4 2.1.1可编程逻辑器件概述 4 2.1.2 SOPC介绍 4 2.1.3 Cyclone器件与NiosII介绍 5 2.1.4 SOPC开发硬件平台 6 2.1.4 QuartusII 9.0 开发环境介绍 8 2.2 SOPC系统的设计流程 10 2.2.1 基于NiosII的SOPC系统开发流程 10 2.2.2 Avalon总线概述 12 2.3 DDS信号发生器设计概述 13 2.3.1系统设计方案 13 2.4本章小结 14 3 DDS信号发生器的设计 15 3.1 DDS信号发生器的原理 15 3.1.1 DDS信号发生器的原理概述 15 3.1.2 DDS信号发生器的性能分析 15 3.2 DDS信号发生器各模块设计及其VHDL实现 16