5 第五章 SBSRAM与EMIF的接口(11张).ppt

第五章 SBSRAM在核心电路中与DSP EMIF的接口和地址分配 1 TMS320C6201/6701 EMIF与SBSRAM 接口的设计原理、SBSRAM类型、EMIF接口特点和信号； 2 SBSRAM(MT58L256L32P)的工作原理、主要参数和接口时序； 3 EMIF与SBSRAM(MT58L256L32P)的接口逻辑 硬件接口、寄存器配； 4 SBSRAM 在DSP核心系统中的地址分配； 5 SBSRAM的操作电源、功耗和封装。 TMS320C6201/6701 EMIF与SBSRAM 接口的设计原理 工作在1/2×或1×CPU时钟速度下用SSCLK作为SBSRAM的时钟； 具有专门的SBSRAM控制信号，可支持任何类型的异步存储器结合使用； 仅支持32位宽的SBSRAM接口。 * EMIF与SBSRAM接口信号 SBSRAM(MT58L256L32P)的连接电原理 总容量为8Mbit； 数据宽度 32位； SBSRAM（MT48L256L32P）写 命令时序图 （1/2 CPU速度） SBSRAM（MT48L256L32P） 读 命令时序图 （1/2 CPU速度） TMS320C6201/6701 的输出时序 TMS320C6201/6701 的输入时序 建立时间： SDRAM的存取时间tacc(m)必须为DSP的输入提供足够长的建立时间（tisu），裕量为：tmagin=tcyc－(tacc(m)＋tisu) 保持时间： SDRAM输出数据的保持时间toh(m)应当大于DSP要求的输入保持时间（tih），裕量为：tmagin= toh(m)－tih toh(m)－tih=0ns √ toh(m)=1.5ns tih=1.5ns tcyc－(tacc(m)＋tisu)=9.6ns √ tacc(m)=3.5ns Outputs tisu=3.6ns Inputs toh－tih(m)=0.835ns √ tih(m)=0.5ns toh=0.5P－2=1.335ns tosu－tisu(m)=4.005ns √ tisu(m)=1.5ns Inputs tosu=1.5P－4.5=5.505ns Outputs Tmargin MT58L256L32P-6 6701-150@P=6.67ns TMS320C6201/6701与MT48L256L32P接口的寄存器配置 1 EMIF全局控制寄存器（GBLCTL） 2 EMIF CE0空间控制寄存器（CE0CTL） * * *