篮球比赛24秒倒计时电路的设计.ppt

篮球比赛24秒倒计时电路的设计 计算机科学与技术学院 计算机112001班 张朝伟 目录 实验目的 设计要求 实验仪器和设备 实验原理 实验方案 实验步骤 实验结果分析 实验心得体会 参考文献 实验目的 进一步提高独立分析问题和解决问题的能力 掌握数字系统分析和设计方法 对数字集成电路的综合应用有进一步的认识和理解 设计要求 具有两位数码显示，可分别显示24秒的个位和十位 具有计数器的复位、启动计数、暂停/继续计数、声光报警等功能 电路由秒脉冲发生器、计数器、译码器、显示电路、报警电路和辅助控制电路组成 实验仪器和设备 555定时器、共阴数码管 74LS192同步十进制可逆计数器、74LS48译码驱动器 蜂鸣器、发光二极管 电阻、电容、开关 实验原理 整个电路主要由秒脉冲发生器、计数器、译码器、显示电路、报警电路和辅助控制电路五个部分组成。 其中计数器和控制电路是系统的主要模块：计数器完成24秒计时功能；控制电路完成计数器的直接清零、启动计数、暂停/连续计数、译码显示电路的显示与灭灯、定时时间到报警等功能； 秒脉冲发生器可采用555定时器构成。 主体电路：24秒倒计时。24秒计数芯片的置数端清零端共用一个开关，比赛开始后，24秒的置数端无效，24秒的倒数计时器开始进行倒计时，逐秒倒计一之到零。选取“00”这个状态，通过组合逻辑电路给出截断信号，让该信号与时钟脉冲在与门中将时钟截断，使计时器在计数到零时停止。 实验方案 由555 定时器输出秒脉冲经过R3输入到计数器IC4 的CD 端, 作为减计数脉冲。当计数器计数计到0 时, IC4的( 13) 脚输出借位脉冲使十位计数器IC3 开始计数。当计数器计数到“00”时应使计数器复位并置数“24”。但这时将不会显示“00”, 而计数器从“01”直接复位。由于“00”是一个过渡时期, 不会显示出来, 所以本电路采用“99”作为计数器复位脉冲。当计数器由“00”跳变到“99” 时, 利用个位和十位的“9”即“1001”通过与非门IC5 去触发RS 触发器使电路翻转, 从11 脚输出低电平使计数器置数, 并保持为“24”, 同时D发光二极管亮, 蜂鸣器发出报警声, 即声光报警。按下K1 时, RS 触发器翻转11 脚输出高电平, 计数器开始计数。若按下K2,计数器立即复位, 松开K2 计数器又开始计数。若需要暂停时, 按下K3,振荡器停止振荡, 使计数器保持不变, 断开K3后, 计数器继续计数。 实验步骤 （一）秒脉冲发生器 为了给计数器74LS192提供一个时序脉冲信号,使其进行 减计数,本设计采用555定时器和外接元件R1、R2、C构 成的多谐振荡电路(即脉冲产生电路)。 输出的脉冲频率为： 经过计算得到 ，即1秒 实验步骤 （二）计数器 计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数， 还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功、 能。结合我们所学习的各芯片特点，只有74LS19系列芯片属于可减计 数，我们选取了74LS192芯片进行实验。 利用减计数RD= 0, LD= 0, CPD=1, 实现计数器按8421 码递减进行减计 数。利用借位输出端BO 与下一级的CPD 连接, 实现计数器之间的级联。 利用预置数LD 端实现异步置数。当RD= 0, 且LD= 0 时, 不管CPU 和 CPD 时钟输入端的状态如何, 将使计数器的输出等于并行输入数据, 即 Q3Q2Q1Q0= D3D2D1D0。 实验步骤 （三）译码器与显示电路 此模块主要是由74LS48译码器和共阴极七段LED显示器组成，74LS48 译码驱动器具有以下特点: 内部上拉输出驱动, 有效高电平输出, 内部有升压电阻而无需外接电阻。通过计数器加到译码器，共阴极七段LED显示器，用发光二极管（LED）组成字型来显示数字。这个数