时序逻辑电路—哈尔滨工业大学.ppt

* 7-1 以Q2为高位。——同步时序电路 1、写出状态方程和输出方程 7-1 2、答：X=0 四进制减法计数器；X=1 三进制减法计数器 0 1 0 1 0 Q1 X=0 0 0 4 1 0 3 0 1 2 0 1 1 0 0 0 Z Q2 CP 0 1 1 0 0 0 0 3 0 1 0 0 Q1 X=1 0 1 1 1 0 2 0 1 1 0 0 0 Z Q2 CP 7-2 7-3 在二进制异步计数器中： 由（Q）端引出借位 由（ Q ）端引出进位 上升沿触发 由（ Q ）端引出进位 加法计数器 由（ Q ）端引出借位 下降沿触发 减法计数器 计数器类型 触发 方式 异步二位二进制加法计数器 异步二位二进制减法计数器 7-4 以Q2为高位。——异步时序电路 1、FF1和FF0——用同步时序电路分析方法，三进制 电路能自启动 7-4 以Q2为高位。 2、完整的状态转换图 7-4 电路可自启动 7-6 7进制 10进制 7-7 7-8 2、QaQdQcQb状态转换图 ——BCD5421码 CPa=Qd 翻转 CPb=CP 五进制 0 1 1 1 1 1 0 0 0 0 0 Qa 0 1 0 0 0 0 1 0 0 0 0 Qd 保持 0 0 保持 1 1 保持 0 1 保持 1 0 翻转 0 0 保持 0 0 保持 1 1 保持 0 1 保持 1 0 初态 0 0 0 Qb 翻转 0 Qc 3、QdQcQbQa状态转换图 90为2-5分频计数器，所以QdQcQb无101、110、111的输出。 7-10 清零法：译码位31 置数法：译码位30 7-9 3进制 4进制 37进制 组合电路用于实现异步清零 当S1=“1”时，译码器才工作。 四位二进制加法计数器 7-11