现代电子系统分析与设计第2章.ppt

2.4.3ModelSim功能仿真举例

建立工程

使用ModelSim建立工程主要包括5个基本步骤：

选中或添加源文件。点击开始→程序→ModelSim6.5，启动ModelSim，选择菜单“FileNewPoject”，打开“CreateProject”对话框，如图2-15所示。首先在“CreateProject”对话框中填写“ProjectName”为“DivClk_Simu”；然后在“ProjectLocation”栏中选择Project文件的存储目录(注意：ModelSim不可以为工程自动建立一个目录，这里我们最好是自己在ProjectLocation中输入路径来为工程建立目录)；接着用“DefaultLibraryName”指定设计编译到哪个库中，默认为work，不需要修改，这样在编译设计文件之后，在WorkSpace窗口的Library中就会出现work库。点击“OK”按钮确认，在ModelSim软件主窗口的工作区中即增加了一个空的Project标签，同时弹出一个“AdditemstotheProject”对话框，如图2-16所示，可以选中新建源文件或者将已经设计好的源文件添加到当前工程中。图2-16添加文件到工程向导示意图添加包含设计单元的文件。在“AdditemstotheProject”对话框中利用“AddExistingFile”或“CreateNewFile”选项，可以在工程中加入已经存在的文件或建立新文件。点击“CreateSimulation”可以为工程添加仿真。点击“CreateNewFolder”可以为工程添加新的目录。这里点击“CreateNewFile”，弹出如图2-17所示的界面，在“FileName”中输入“Div_Clk_Simu”作为文件的名称，“Addfileastype”为输入文件的类型，我们选择“Verilog”；“Folder”为新建的文件所在的路径，“TopLevel”为在我们刚才所设定的工程路径下。点击“OK”按钮，并在“Additemstotheproject”窗口点击“Close”，关闭该窗口。图2-17添加新文件(3)输入设计文件。在“WorkSpace”窗口中出现了“Project”选项卡，在其中有“DivClk_Simu.v”，其状态栏有一个问号，表示未编译；双击该文件，出现“DivClk_Simu.v”的编辑窗口，在其中我们输入设计文件如下：

moduleDivClk_Simu

(

inputwireclk,

inputwirereset，

outputwiredivclk

);

reg[4:0]counter;

regtempdivclk;always@(posedgeclk,negedgereset)

if(!reset)

begin

counter=5b00000;

tempdivclk=1b0;

end

elseif(counter=5b11000)

begin

counter=5b00000;

tempdivclk=!tempdivclk;

end

else

counter=counter+1;

assigndivclk=tempdivclk;

endmodule编译文件。点击“File”→“Save”，在弹出的“WorkSpace”窗口中的“DivClk_Simu”上点击右键，选择“Compile”→“CompileAll”，如图2-18所示，如果编译成功，在信息窗口将出现一行绿色字符“ComplieofDivClk_Simu.vwassuccessful”，说明文件编译成功；如果编译有错误，会提示红色字符提示“CompileofDivClk_Simu.vfailedwith1error”，双击该提示行，将会弹出对话框，详细描述对应错误发生的位置，并提示用户修改错误。确认编译结果。文件编译完后，用鼠标点击“Library”标签栏；在标签栏中用鼠标点击work库前面的“+”，展开work库，就会看到编译了的设计文件。2．仿真

1)手动添加激励仿真

(1)形成仿真界面。点击“Simulate”→“StartSimulate”，出现如图2-19所示的