EDA设计的信号发生器.doc

重庆大学城市科技学院电气信息学院 EDA课程设计报告 课程题目 函数信号发生器 指导教师 专 业 组 员 学 号 日 期 一 摘要 EDA技术作为现代电子设计的核心，它依赖于功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为系统逻辑描述手段完成的设计文件，自动的完成设计文件，自动的完成逻辑编译，逻辑化简，逻辑分割，逻辑综合，结构综合（布局布线），以及逻辑优化和仿真测试，直到完成既定的电子线路系统功能。 随着基于的EDA技术的发展和应用领域的扩大与深入，EDA技术在电子信息、通信、自动控制及计算机等领域的重要性日益突出。VHDL的采用自顶向下设计方法实现的信号发生器，该设计方法具有外围电路简单，程序修改灵活和调试容易等特点，并通过计算机仿真和实验证明了设计的正确性。 关键词：FPGA 信号发生器 VHDL 自顶向下 二 题目分析 1、设计目的 设计一个信号发生器，用于产生正弦波、方波、三角波、锯齿波信号 2、设计要求 设计一个信号发生器 （1）．能产生正弦波、方波、三角波、锯齿波。 （2）．能够选择输出不同的波形。 （3）．能够调节输出波形的频率。 三 硬件电路设计 由题目分析可知，要完成整体设计，可通过QuartusⅡ设计出以下各个模块的原理图： 分频器的原理图 地址发生器的原理图 正弦波发生器的原理图 方波信号发生器的原理图 锯齿波信号发生器的原理图 三角波信号发生器的原理图 四选一选择器原理图 其中各波形数据存储ROM的HEX数据文件分别如下各图所示： 图3.9 正弦波数据 图3.10 方波数据 图3.11 锯齿波数据 图3.12 三角波数据 经过对设计要求的仔细分析与思考，把以上各模块根据其功能和设计思路设计出总的系统原理图如图3.13所示： 图3.13 系统综合原理图 对整个系统进行硬件测试的引脚设定锁定如图3.14所示，测试时采用的是GW48-EDA系统的电路模式6. 图3.14 引脚锁定图 四 程序设计 数控分频器的程序设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY DVF IS PORT( DIN: IN STD_LOGIC_VECTOR(7 DOWNTO 0); CLK: IN STD_LOGIC; FOUT:OUT STD_LOGIC); END DVF; ARCHITECTURE behav of DVF IS SIGNAL FULL: STD_LOGIC; BEGIN P_REG: PROCESS(CLK) VARIABLE CNT8:STD_LOGIC_VECTOR(7 DOWNTO 0); BEGIN IF CLKEVENT AND CLK=1 THEN IF CNT8THEN CNT8:=DIN; FULL=1; ELSE CNT8:=CNT8+1; FULL=0; END IF; END IF; END PROCESS P_REG; P_DIV:PROCESS(FULL) VARIABLE CNT2:STD_LOGIC; BEGIN IF FULLEVENT AND FULL=1 THEN CNT2:=NOT CNT2; IF CNT2=1 THEN FOUT=1; ELSE FOUT=0; END IF; END IF; END PROCESS P_DIV; END behav; （2）地址发生器的程序设计 LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT6B IS PORT (CLK,RST,EN : IN STD_LOGIC;