电子设计大赛——Verilog与FPGA.ppt

电子设计大赛—— Verilog 与 FPGA;什么是Verilog HDL？;Verilog与C语言;记住！;也许有用的Tips;语法--符号;语法--数字量;语法--变量定义;语法--变量声明;语法--变量赋值;语法--assign与wire;语法--assign与wire;语法--initial/always与reg;语法--initial/always与reg;语法--算数运算符;语法--逻辑运算符与关系运算符;语法--条件运算符;语法--位运算符;拼接运算符与重复操作符;语法--移位运算符;语法--一元约简运算符;语法--begin …end;语法--触发，“@”;语法--触发事件;语法--条件语句if;语法--条件语句case;语法--条件语句case;语法--条件语句if与case的区别;语法--循环语句;语法--任务和函数;语法--模块的概念;语法--module的结构;语法--module实例：3-8译码器;语法*--阻塞与非阻塞的深入理解;语法*--阻塞与非阻塞的深入理解;语法*--阻塞与非阻塞的深入理解;语法*--阻塞与非阻塞的深入理解;语法*--模块调用;语法*--模块调用;语法*--模块调用;语法*--状态机;语法*--状态机;语法*--状态机;语法*--状态机;语法*--状态机;语法*--状态机;语法*--状态机;写在Verilog的最后;写在Verilog的最后;;FPGA的概述;FPGA使用注意;FPGA内部硬件;FPGA内部硬件;FPGA内部硬件;Quartus工具推荐;Quartus工具推荐;Quartus工具推荐;Quartus工具推荐;Quartus工具推荐;Quartus工具推荐;