复杂可编程逻辑阵列芯片(CPLD)的应用开发.doc

《数字电路》课外综合训练指导书 复杂可编程逻辑阵列芯片（CPLD）的应用开发 目录 前言 数字电路与逻辑设计课程的核心问题 可编程逻辑阵列芯片发展概述 CPLD的应用开发体现了数字电路与逻辑设计课程的主线 DP-MCU/Altera应用开发 2.1 硬件平台 2.2 软件平台 Verilog HDL语言的学习 CPLD应用设计 4.1 应用开发步骤 4.2组合逻辑电路的CPLD实现 4.3时序逻辑电路的CPLD实现 课时安排与考核方式 结束语 参考资料 附录 前言 《数字电路与逻辑设计》是计算机科学系各专业的一门重要专业基础课程，提供认识、分析、设计各种计算机及其应用系统必须具有的理论基础与硬件原理。而《数字电路与逻辑设计》除了要掌握大量的理论知识、分析设计步骤与原理之外，还是一门实践性很强的课程。实践性强体现在，一方面对课程所学知识而言，必须通过实验课程进行分析、验证，才能提升对电路的原理与特性的理解与掌握；另一方面，数字电路课程的知识内容，能够解决实际的工程中所遇到的分析、设计应用的问题，具有掌握好该课程内容就拥有能应用与实际工作的特性。 为此，我们在制定课程的教学计划时，根据各章节的需要安排了相当数量的实验内容。但这些内容都是基于现成的功能比较简单集成电路来进行的，但我们平时所遇到的计算机硬件或系统集成，牵涉到的都是数字系统的问题。所以如何将数字电路课程的各个章节的内容，贯穿起来，形成系统的概念并且加以实践，对同学们的知识提升和能力都是个巨大的促进作用，这就是开展本课程综合训练的目的和意义。而怎样才能将课程的前后内容贯穿起来，形成一个综合的系统呢，数字电路的最新发展成果，可编程逻辑阵列芯片为我们解决这个提供了答案。本指导书以复杂可编程逻辑阵列芯片（CPLD）EPM7128S、利用Verilog HDL硬件开发语言及其仿真与JTAG工具、借助DP-MCU/CPLD开发平台，进行数字系统的综合分析与设计训练。 1.1 数字电路与逻辑设计课程的核心问题 该课程的核心问题有许多，包括逻辑函数及其表示、分立元件门电路到集成门电路、传递延时与竞争冒险现象、三态门结构与总线思想、组合逻辑电路的分析与设计、触发记忆单元、时序逻辑电路的分析与设计、存储器与可编程逻辑阵列芯片技术、A/D与D/A电路等，其中，除了A/D与D/A电路外，其它的所有核心内容，都可以借助可编程逻辑阵列芯片技术把这条核心主线贯穿起来，从而将器件和系统统一起来，这就是选择CPLD的应用开发做为综合训练的原因。 1.2 可编程逻辑阵列芯片发展概述 数字化时代是数字集成电路广泛应用为前提的。数字集成电路本身在不断地进行更新换代。它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路(VLSIC，几万门以上)以及许多具有特定功能的专用集成电路。但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC)芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件(FPLD)，其中应用最广泛的当属现场可编程门阵列(FPGA)和复杂可编程逻辑器件(CPLD)。 ?早期的可编程逻辑器件只有可编程只读存贮器(PROM)、紫外线可按除只读存贮器(EPROM)和电可擦除只读存贮器(EEPROM)三种。由于结构的限制，它们只能完成简单的数字逻辑功能。 其后，出现了一类结构上稍复杂的可编程芯片，即可编程逻辑器件(PLD)，它能够完成各种数字逻辑功能。典型的PLD由一个“与”门和一个“或”门阵列组成，而任意一个组合逻辑都可以用“与一或”表达式来描述，所以， PLD能以乘积和的形式完成大量的组合逻辑功能。 ?这一阶段的产品主要有PAL(可编程阵列逻辑)和GAL(通用阵列逻辑)。PAL由一个可编程的“与”平面和一个固定的“或”平面构成，或门的输．出可以通过触发器有选择地被置为寄存状态。 PAL器件是现场可编程的，它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术。还有一类结构更为灵活的逻辑器件是可编程逻辑阵列(PLA)，它也由一个“与”平面和一个“或”平面构成，但是这两个平面的连接关系是可编程的。 PLA器件既有现场可编程的，也有掩膜可编程的。? 在PAL的基础上，又发展了一种通用阵列逻辑GAL (Generic Array Logic)，如GAL16V8,GAL22V10 等。它采用了EEPROM工艺，实现了电可按除、电可改写，其输出结构是可编程的逻辑宏单元，因而它的设计具有很强的灵活性，至今仍有许多人使用。 这些早期的PLD器件的一个共同特点是可以实现速度特性较好的逻辑功能，但其过于简单的结构也使它们只能实现规