基于FPGA的数字时钟设计(年、月、日、时).docx

东 莞 理 工 学 院本 科 毕 业 设 计毕业设计题目：基于FPGA综合性计时系统设计学生姓名：廖武祥学号：20104130111系别：电子工程学院专业班级：电子信息工程1班指导教师姓名及职称：胡胜副教授起止时间：2014年3月—— 2014年6月摘要本设计利用FPGA（Field－Programmable Gate Array）实现数字时钟的计时系统，计时包括（年、月、日、时、分、秒、星期），用数码管显示，具有校对和自动计时功能。本次设计主要是用VHDL语言进行编程，利用Quartus II 9.0sp2 Web Edition进行编程仿真，仿真芯片用的是alter的cycloneII系列EP2C5Q208C8N。之所以选用quartusII作为整个设计的环境，是因为其中可以用图形输入的编程方式，相对于语言输入更加简明，方便检查出现的问题。关键词FPGA 计时系统 数码管 VHDL Quartus II 图形输入AbstractThis design using FPGA (field programmable Gate Array) to achieve timing system of digital clock, timing (year, month, day, including, hours,minutes and seconds, weeks), with digital display, and automatic timing function with proofreading.This design is mainly using VHDL programming language, programming simulation using the Quartus II 9.0sp2 Web Edition, the simulation chip is used in cycloneII series EP2C5Q208C8N alter. The reason I chose Quartus II as a design environment, because it can use the graphical input way of programming, with respect to language input more concise, convenient examination problems.Keywords：FPGA，timing system of digital tube,VHDL,Quartus II ,raphics input目录1.引言52.结果与讨论52.1程序总结构图52.2计时系统主要的原理分析72.3硬件部分92.3.1应用到的芯片92.3.2计数器92.3.3显示器112.3.4控制器112.3.5 Quartus的注意事项112.4软件部分112.4.1 COUNT7计数器122.4.2显示模块122.4.3按键消抖模块142.4.4分频器152.4.5控制模块162.4.6日计数器173.总结19注释20参考文献20致谢21附录一22附录二251．引言随着电子产品不断的缩小化，集成电路得到了快速的发展，技术含量也越来越高。现代社会追求的就是简单、方便，所以微小化越来越受广大消费者的喜爱，特别是那些高科技的电子产品，比如手机、电子手表等等，最近推出的谷歌眼镜更是小型化设计中的一个台阶。时钟作为现代快节奏的社会生活中不可缺少的一部分，被设计成了各种形式，有电子日历牌、电子手表、手机时钟，是生活中既常用又重要的组成部分。这也是这次设计之所以选时钟设计这个课题。这设计主要是面对现在市场上非常火的万年历的方向，现在外面商场卖的万年挂历大多数只能实现基本的时钟计时，有些用单片机控制的，计时长了会有一定的误差，所以本设计主要针对这个问题选用了FPGA芯片控制，相比之下FPGA的逻辑门阵列比单片机更精确。2．结果与讨论程序总结构图：图1 程序总结构图1上图包括了控制模块、按键消抖模块、和控制模块，分频器FJYFP是将50MHZ分频成200HZ给按键消抖提供所需要的时钟频率，FJYFP200是两百分频，把200HZ的频率分频成1HZ给秒数器计时。使用原理图输入的方法，新建原理图后右键载入相应的程序框图，再把数据总线，和基本的连线连接起来即可得到上面的程序图。图2 程序总结构图2这部分主要是显示和计数器的程序模块，载入方式和前面基本一样，以上的每一部分的仿真都会在后面详细讲到，由上两个图可以清晰地了解到本次设计的详细思路。计时系统的主要原理分析此课题用的是VHDL语言进行编程仿真的，计时主要是通过计数器叠加，然后溢出值进入到下一个计数器继续进行计数的循环过程实