Allegro PCB Layout实例教程.pdf

煙台微言電子科技有限公司 張紹言 shell.albert@ Allegro PCB Layout 高速布局布線培訓 煙台微言電子科技有限公司 張紹言 shell.albert@ 2014/06/15 TI AM335X ，挂接一片 DDR2 SDRAM，MT47H128M16RT，128M*16-bit 数据线宽度。 １、 拥有 16 条数据线，DQ0~DQ15，数据线 14 条，A0~A13 ，2^14=16384，具有 3 条组选择线 BANK，BA0~BA2 ，共有 2^3=8 个 Bank 。则共有 2^14*8= 131072/1024=128Mbit。 ２、 差分时钟线：CK/CKn 时钟使能：CKE 片选线:CSn 行选通：RASn :row active strobe negative 列选通：CASn: column active strobe negative 写使能：WEn :write enable 3、 差分高字节读取数据掩码 UDQS/UDQSn:data strobe for upper bytes 高字节写入数据掩码 UDM :upper bytes data mask DQ[15:8] 差分低字节读取数据掩码 LDQS/LDQSn:data strobe for low bytes 低字节写入数据掩码 LDM:low bytes data mask DQ[7:0] 供电引脚比较多，一般在每一个 PIN 旁边放置一个去耦电容，由于频率较高，放置 0.01uF/10V 。 AM335X 内部含有DDR2 控制器，可以直接与 DDR2 SDRAM 进行连接。一般信号对应连 接即可，但是注意，由于是高频信号，需要在每一个线上串接 33 欧姆的端接电阻，一般走 线时放置在中间的位置，用于抑制振铃，上冲和下冲。 １、定义区域规则 在 BGA 区域内定义电气规则，包括线径线宽、间距等。其实就是在 Allegro 中对应的 层中增加一个 Shape，然后在 Constraint Manager 中增加一个 Electronic Constraint Set (ECSet)，然后引用这个区域并为这个区域设置规则。 煙台微言電子科技有限公司 海裝技術部 ＊僅限內部使用＊ 煙台微言電子科技有限公司 張紹言 shell.albert@ 注意此时一定要选择 Constraint Region 下的 All 。 煙台微言電子科技有限公司 海裝技術部 ＊僅限內部使用＊ 煙台微言電子科技有限公司 張紹言 shell.albert@ 现在已经创建了一个区域，名为 ZsyBGA 。现在去规则管理器中创建电气规则集合。 煙台微言電子科技有限公司 海裝技術部 ＊僅限內部使用＊ 煙台微言電子科技有限公司 張紹言 shell.albert@ 下面设置这个区域的物理规则，就是线宽线径之类的。创建物理规则之前，必须要先建 立一个物理规则集合，Physical Constraint Set ，(PCSet) 。 煙台微言電子科技有限公司 海裝技術部 ＊僅限內部使用＊ 煙台微言電子科技有限公司 張紹言 shell.albert@ 右击选择”Change”可以更改每一层的规则