1~2 概述.ppt

§1 概述 SCAN： IN AL ，状态口地址 TEST AL ，80 H JZ SCAN IN AL ，数据口地址 SCAN： IN AL ，状态口地址 TEST AL ，01 H JNZ SCAN MOV AL ,某数 OUT 数据口， AL 特点： ① CPU需不断读取状态口的状态，不能有效利用 CPU。 ② 在多个外设的系统中，CPU轮流查询外设，不能及时响应 外设的请求。 4、直接存储器存取DMA方式 （Direct Memory Access） DMA方式是指外部设备不经过CPU直接对存储器进 行访问的一种数据传送模式。 特点： ① 可最大限度提高存储器与外设之间的数据传输率。 ② 可提高CPU工作效率，DMAC电路复杂。 §2.1 I/O 端口地址译码 一个接口电路中端口的设置包括端口的类型和数目两个方面。 5、地址译码电路的类型 1）单个端口的地址译码电路（无需片选信号） 2）单个接口的译码电路（需要一个片选信号） 3）多个接口的地址译码电路（需要产生多个接口芯片的片选信号） 6、译码器和I/O地址译码电路 译码器是一种能实现译码功能的元件，是一种IC芯片。I/O地址译码电路是一种电路，它一般除了译码器作为核心芯片之外，还需要一些其他门电路或元器件作为辅助芯片，一起进行逻辑组合，组成一个能实现I/O端口地址译码功能的电路。可见，译码器并不是I/O地址译码电路的全部，而是其中的一部分。 4）根据应用系统中接口电路的规模，适当选用译码电路的类型。I/O端口地址译码有单个端口、单个接口和多个接口三种电路类型可供选择。 5）由于产生相同端口的译码电路不是唯一的，设计者可灵活选用不同的元器件和对参加译码的地址、控制信号采用不同的逻辑组合，来设计地址译码电路。 1）根据系统对I/O地址分配情况和选用I/O地址的原则，合理选用I/O端口的地址范围。即选用用户可用的地址，或未被占用的地址段，避免地址冲突。 2）依据端口地址是否需要改变，选用译码电路的结构形式。若需要改变，则采用开关式，否则采用固定式。 3）根据用户对端口地址的设计要求，正确选用译码方法。一般是单端口地址译码采用全译码法；多端口地址译码采用部分译码法。 7、I/O地址译码电路设计的几个问题 四、I/O端口译码电路设计举例 1、固定式单个端口地址译码电路的设计 1）要求：设计一个端口地址为2F8H的译码电路。 2）分析：由于是单个端口地址的译码电路，不需要片选信号CS，故采用全译码方法。10根地址线全部作为译码电路的输入线，参加译码。并从题目要求的端口地址是2FBH，可知10位输入地址线的取值是： A9~A0对应的值为1011111000 3）设计：能够实现上述地址线取值的译码电路有很多种，一般采用门电路就可以实现，而且很方便。常用的门电路有：与门、或门、非门及与非、或非等。本例设计采用的门电路有74LS04非门、74LS20四输入端与非门、74LS30八输入端与非门、74LS32或门和74LS133十三输入端与非门中的几个。 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 1 0 1 1 1 1 1 0 0 0 地址线 二进制 A11 A10 0 0 十六进制 2 F 8 74LS30 （与非门） A8 A7 A6 A5 A4 A3 A2 74LS20 A1 A0 AEN IOR 74LS32 （或门） + 2F8H A9 2、固定式单个接口电路地址译码电路的设计 1）要求：设计一个片内拥有8个端口的接口电路的I/O地址译码电路，其端口地址为310H~317H。 2）分析：由于接口芯片内部包括8个端口地址，应先选中芯片，再从选中的芯片内部选端口，因此，需要产生片选信号CS，故采用部分译码方法。从题目要求端口地址范围为310H~317H可知，其输入地址线的取值为： A9~A0对应的值为1100010???，其中低3位不参加地址译码电路译码，其值不变。这3位地址变化范围为000~111，可满足在接口芯片内部寻址8个端口的要求。高7位的地址线固定不变，作为门电路的输入。因此，在保证这7根输入线取值不变的条件下，输出线为低电平的任何一种逻辑组合电路，都