电路与电子技术基础第9章组合逻辑电路.ppt

9.2.6 数据分配器 令A1A0=00时，选中输出端Y0，即Y0=D； A1A0=01时，选中输出端Y1，即Y1=D；A1A0=10时，选中输出端Y2，即Y2=D；A1A0=11时，选中输出端Y3，即Y3=D。据此，可列出真值表如表9.14所列。 输入 输出 D A1 A0 Y0 Y1 Y2 Y3 0 0 D 0 0 0 0 1 0 D 0 0 1 0 0 0 D 0 1 1 0 0 0 D 表9.14 1路-4路数据分配器的真值表 根据真值表可以看出，1路-4路数据分配器的与2／4线译码器完全一样，A1A0相当于译码器的代码输入端，D相当于使能端。因此，任何使能端的二进制译码器都可作为数据分配器使用。 将数据选择器和数据分配器结合起来，可以实现多路数据的分时传送，以减少传输线的条数。用8选1数据选择器74LS151和3/8线译码器74LS138组合构成的分时传送电路如图9.29所示。从图中可以看出，数据从输入到输出只用了5根传输线——3根地址线、1根地线和1根数据传输线。然而按常规，若将8路数据从发送端同时传送到接收端，需要9根线（包括1根地线）。当输入数据增多时，这种连接所带来的节省更为明显。 9.2.6 数据分配器 9.2.6 数据分配器 图9.29 多路数据分时传送电路 9.3.1 竞争与冒险的基本概念 在实际电路中信号的变化不是同时进行的，有一定的延迟时间。竞争是指当逻辑门出现互补输入变量时，由于它们分别从不同的电平向相反电平跳变的时刻不同，导致门电路输出结果也不确定的现象。例如“与非”门的两个输入变量和，当由0变为1，由1变为0时，就存在竞争。 由于逻辑门的输入存在竞争，在组合电路的输出就可能产生与逻辑关系相违背的尖脉冲，这种现象称为冒险。冒险又分为“0”冒险和“1”冒险两种。有竟争的存在，可能会导致冒险的产生，但并不是说有竟争的存在就一定会产生冒险。 9.3 组合逻辑电路的竞争与冒险 由于冒险现象会使系统产生误动作，因此必须消除，消除冒险的方法有以下几种。 1．修改逻辑设计 例如， 在B＝C＝1时，会产生冒险，可以通过增加冗余项BC使原来函数表达式变为 （其逻辑关系并未改变），当B＝C＝1时F＝1，从而消除了冒险。 2．引入选通脉冲 组合电路中的冒险总是出现在输入信号变化后的一段短暂时间，可以用一个与该段时间错开的选通脉冲来选取正常的输出，选通脉冲在组合逻辑电路达到稳定状态后才到来，在选通脉冲到来之前的任何冒险都会被屏蔽，这样就可以消除冒险现象。 9.3.2 消除冒险的基本方法 3．加电容滤波 不论哪种冒险，由于冒险产生的脉冲大都很窄，可以在输出端加上小电容进行滤波，以削减冒险脉冲对电路输出的影响。 9.3.2 消除冒险的基本方法 例9.13组合逻辑电路的设计与测试：用“与非”门设计一个表决电路，当4个输入端有3个或4个为“1”时，输出端才为”1”。(1)根据题意，列出真值表，再画出卡诺图；(2)由卡诺图得出逻辑表达式，并变换成“与非”形式，即 ；(3)构造逻辑电路图；(4)观察其如何完成表决过程。 9.4Multisim仿真实验 图9.30 例9.13组合逻辑电路及其仿真图 例9.14运用Multisim熟悉3/8译码器74LS138功能，并利用两个74LS138构造成一个4/16译码器，其仿真图如图9.31。 9.4Multisim仿真实验 图9.31 两个74LS138构造成一个4/16译码器 1. 本章介绍组合逻辑电路的结构与特点，重点叙述组合电路的分析与设计方法。 2. 以中规模集成电路芯片为例，介绍了常用组合逻辑功能部件加法器、译码器、编码器、数据选择器、数据分配器、数值比较器的功能特点及应用方法。 3. 最后给出组合逻辑电路竞争与冒险的概念和消除冒险的方法。 4. 掌握组合逻辑电路的分析和设计是学习和研究数字电路的基本技能，特别是要学会如何使用通用的标准芯片实现所要求的逻辑功能。 小结 　 9.2.2 译码器 表9.7　二－十进制译码器74LS42功能表 从该表中可以看出，该译码器的输出电平为低电平有效。其次，对于8421码中不允许的出现非法码（即伪码，1011-1111），译码器输出无低电平信号，即对这六个非法码拒绝翻译。 3.显示译码器 在数字测量仪表或其它数字设