SDRAM的布线规则 基于Allegro嵌入式高速电路布线设计 .pdf

SDRAM的布线规则基于Allegro嵌入式高速电路布线设计

1引言随着嵌入式微处理器主频的不断提高，信号的传输处理速度越来越

快，当系统时钟频率达到100MHZ以上，传统的电路设计方法和软件已无法满足高速电路

设计的要求。在高速电路设计中，走线的等长、关键信号的阻抗控制、差分走线的设置等

越来越重要。笔者所在的武汉华中科技大学与武汉中科院岩土力学所智能仪器室合作.以

ARM9微处理器EP9315为核心的嵌入式系统完成工程检测仪的开发。其中在该嵌入式系

统硬件电路设计中的SDRAM和IDE等长走线、关键信号的阻抗控制和差分走线是本文的

重点，同时以cirruslogic公司的网络物理层接13芯片cs8952为例详细介绍了网络部分的

硬件电路设计，为同类高速硬件电路设计提供了一种可借鉴的方法。2硬件平台2.1主

要芯片本设计采用的嵌入式微处理器是CirrusLogic公司2004年7月推出的EP93XX系

列中的高端产品EP9315。该微处理器是高度集成的片上系统处理器，拥有200兆赫工作

频率的ARM920T内核，它具有ARM920T内核所有的优异性能，其中丰富的集成外设接

口包括PCMCIA、接口图形加速器、可接两组设备的EIDE、1/10/100Mbps以太网MAC、

3个2.0全速HOSTUSB、专用SDRAM通道的LCD接口、触摸屏接口、SPI串行外设接

口、AC97接口、6通道I2S接口和8*8键盘扫描接口.并且支持4组32位SDRAM的无

缝连接等。主芯片丰富的外设接口大大简化了系统硬件电路.除了网络控制部分配合使用

CirrusLogic公司的100Base—X/10Base-T物理层(PHY)接口芯片CS8952外，其他功能模

块无需增加额外的控制芯片。2.2系统主体结构由图1可见.系统以微处理器EP9315为

核心，具有完备的外设接口功能，同时控制工程检测仪。IDE/CF卡接口为工程检测数据

提供大容量移动存储设备；扩展32M的SDRAM作为外部数据存储空间；3个主动USB

接口支持USB键盘鼠标；LCD接口支持STN/TFT液晶和触摸屏.为用户提供友好的交互

界面；1/10/100Mbps以太网为调试操作系统时下载内核及工程检测时远程监控提供途径；

面板按键为工程人员野外作业无法使用键盘鼠标时提供人机交互接口。

EP9315在操作系统下主频达到200M，总线频率100M，外设时钟为50M，数据线和地址